【技术实现步骤摘要】
【国外来华专利技术】
技术介绍
1、本专利技术涉及一种用于集成电路(ic)装置的系统计时器。
2、ic装置通常利用输出周期性时钟信号的一个或更多个振荡器，其他组件(尤其是处理器)将这些时钟信号用于计时目的。通常，与振荡器耦接的寄存器和/或随机存取存储器(ram)的部分用于保存在时钟信号的特定沿(例如上升或下降沿)上递增的计时值。这些计时值表示自振荡器和寄存器和/或ram初始化以来已发生的时钟周期数。然后，ic装置的组件(例如处理器核)可以使用这些计时值来确定计时信息(例如时间、日期)，以及协调内部动作以及装置与和其进行有线或无线通信的外部装置之间的外部动作。
3、ic装置的处理器核通常需要在特定时间点触发的事件(例如中断信号)。为了做到这一点，处理器通常将事件值存储在装置内的计算机可读存储介质(例如寄存器、ram等)中，该事件值指示事件应当触发的系统时间。当计数寄存器或ram的一部分中保存的系统时间可能被处理器核确定为等于所存储的事件值时，则事件将被触发。
4、ic装置还通常包括多个处理器核。每个处理器核都需要访问计时值，以便协调其自己的内部动作并为其计时。每个处理器核通常都有专用于保存计时值的其自己的寄存器或ram的一部分，然后将其用作其系统计时器。每个处理器核可以具有其自己的专用振荡器，但是在一些现有解决方案中，振荡器被与不同处理器核相关联的多个计时寄存器和/或ram的部分共享。
5、处理器核之间以及运行在相同或不同处理器核上的内核或操作系统(os)之间的计时同步是一个重要的考虑因素。尤其是在不同
6、本专利技术的实施例寻求提供用于同步处理器核之间的计时的更有效的机制。
技术实现思路
1、从第一方面来看，本专利技术提供了一种集成电路装置，包括：
2、多个处理器核；以及
3、系统计时器，包括：
4、第一振荡器，其被配置为输出处于第一频率的第一时钟信号；
5、第一计数寄存器，通过第一时钟信号递增；以及
6、多个事件寄存器，每个事件寄存器被配置为当其中保存的值被确定为等于第一
7、计数寄存器中保存的值时触发事件；
8、其中，
9、第一计数寄存器被配置为是通过多个处理器核中的每个处理器核可读取的；以及
10、每个处理器核被配置为能够对至少一个事件寄存器进行写入。
11、因此，可以看出，根据本专利技术，ic装置设置有由该装置的每个处理器核共享的系统计时器。这样，很容易实现不同处理器核的系统时间之间的同步，因为每个处理器核共享相同的系统时间(即第一计数寄存器中保存的值)。这样做的好处是减少了处理器核在核间通信期间的计算负担：不需要从一个处理器核的系统时间转换为另一个处理器核的系统时间(这可能需要一个或多个更处理器核来执行一项或更多项计算)。以这种方式，根据本专利技术的装置的功耗可以稍微降低，并且更重要的是可以增加处理器核间通信的效率，从而提高根据本专利技术的装置中的总体计算效率并减少软件开销。在一组实施例中，多个处理器核被配置为将计数寄存器中保存的值视为它们的主系统时间。
12、此外，每个处理器核都能够写入至少一个事件寄存器，以便使事件在未来的期望时间触发。在一组实施例中，每个事件寄存器被配置为通过生成一个或更多个处理器中断信号来触发事件。例如，可以通过生成中断请求(irq)或可编程外设互连(ppi)信号来触发事件。这样的信号可以由一个或更多个处理器核接收并且引起它们暂停当前线程的执行并开始执行中断处理程序。ppi信号可用于外设到外设的信号发送，而不需要软件干预。由于系统计时器由每个处理器核共享，因此多个事件寄存器充当用于触发基于时间的事件的中央单元。由于每个事件寄存器根据同一计数寄存器(第一计数寄存器)中保存的值进行触发，因此处理器核写入事件寄存器的过程可以被标准化和简化，再次提高根据本专利技术的装置中的计算效率并减少软件开销。
13、在一组实施例中，至少一个事件寄存器被配置为是通过多个处理器核可写入的。这确保了至少一个事件寄存器被多个不同的处理器核共享。这样的事件寄存器可以允许给定安全级别或以上的处理器核进行写入，并且防止给定安全级别以下的处理器核进行写入。每个事件寄存器可以与指定类型的事件相关联。以这种方式，根据本专利技术的装置能够控制哪些处理器核能够触发哪些类型的事件。
14、在一组实施例中，多个处理器核中的每一个与多个所有者标识(id)中的相应所有者id相关联。在一组实施例中，该装置还包括计算机可读存储介质，该计算机可读存储介质包括用于由一个或更多个处理器核执行的指令，每个指令与多个安全设置之一相关联。每个安全设置可以对应于特定的安全级别。特定所有者或用户可以与所有者id和安全设置的相应组合相关联。装置可以被配置为基于所有者id和该所有者或用户的安全设置向某些所有者或用户授予和/或拒绝某些许可。这可以允许根据本专利技术的装置执行与多个不同操作系统和/或内核相关联的指令，每个操作系统和/或内核与所有者id和安全设置的特定组合相关联，并且允许控制授予每个操作系统和/或内核的许可。
15、在一组这样的实施例中，至少一个事件寄存器与相应所有者id和相应安全设置相关联，其中所述事件寄存器被配置为是仅通过与所述相应所有者id相关联并执行与所述相应安全设置相关联的指令的处理器核可写入的。以此方式，某些事件寄存器可以专用于由其所有者id和安全设置指示的特定所有者。这可以允许计时器资源被分配给不同的所有者或用户，从而防止所有者或用户使用分配给其他所有者或用户的计时器资源。
16、在一组实施例中，至少一个事件寄存器与相应所有者id和相应安全设置相关联，其中所述事件寄存器被配置为是仅通过与所述相应所有者id相关联并执行与安全设置相关联的指令的处理器核可写入的，所述安全设置对应的安全级别大于或等于与所述相应安全设置相对应的安全级别。因此，具有高安全权限(即，与对应于高安全级别的安全设置相关联)的所有者可以被允许访问与更低安全级别相关联的事件寄存器。
17、在一组实施例中，至少一个事件寄存器被配置为不与任何特定所有者id相关联。结果，因此可以不对所述事件寄存器强制执行所有权，并且因此所述事件寄存器可以由多个不同所有者或用户共享。事件寄存器可以与相应的安全设置相关联，并且被配置为是仅通过执行与安全设置相关联的指令的处理器核可写入的，该安全设置对应的安全级别大于或等于与所述相应安全设置相对应的安全级别。同样，事件寄存器可以不与任何特定安全设置相关联，并且因此是通过执行与任何安全设置相关联的指令的任何处理器核可写入的。
18、在一组实施例中，装置被配置为响应于与相应所有者id相关联并执行与相应安全设置相关联的指令的处理器尝试从或向不与所述相应所有者id和所述相应安全本文档来自技高网...
【技术保护点】
1.一种集成电路装置，包括：
2.根据权利要求1所述的装置，其中，每个事件寄存器被配置为通过生成一个或更多个处理器中断信号来触发事件。
3.根据权利要求1或2所述的装置，其中，至少一个事件寄存器被配置为是通过所述多个处理器核可写入的。
4.根据任一前述权利要求所述的装置，其中，所述多个处理器核中的每一个与多个所有者ID中的相应所有者ID相关联。
5.根据权利要求4所述的装置，还包括计算机可读存储介质，所述计算机可读存储介质包括用于由一个或更多个处理器核执行的多个指令，每个所述指令与多个安全设置中的相应安全设置相关联。
6.根据权利要求5所述的装置，其中，至少一个事件寄存器与所述多个所有者ID中的相应所有者ID和所述多个安全设置中的相应安全设置相关联，其中所述事件寄存器被配置为是仅通过与所述相应所有者ID相关联并执行与所述相应安全设置相关联的指令的处理器核可写入的。
7.根据权利要求4至6中任一项所述的装置，进一步被配置为：响应于与相应所有者ID相关联并执行与相应安全设置相关联的指令的处理器尝试从或向不与所述相
8.根据任一前述权利要求所述的装置，其中：
9.根据权利要求8所述的装置，其中，每个相应处理器核的所述第一计数寄存器的所述上别名包括相应的溢出位，所述溢出位指示相应的下别名在所述第一读取操作和所述第二读取操作之间的时间段内是否溢出。
10.根据权利要求9所述的装置，其中，每个处理器核被配置为，如果对应溢出位的值指示所述下别名在所述第一读取操作和所述第二读取操作之间的时间段内已经溢出，则：
11.根据任一前述权利要求所述的装置，其中，所述系统计时器还包括计数偏移寄存器，所述计数偏移寄存器用于存储可配置的计数偏移值并且被配置为是通过所述处理器核中的至少一个可写入的。
12.根据权利要求11所述的装置，其中，所述系统计时器还包括求和电路部分，所述求和电路部分被配置为将所述计数偏移寄存器中保存的值与所述计数寄存器中保存的值相加，以及将所得值写入到所述事件寄存器中的至少一个。
13.根据权利要求11或12所述的装置，其中，每个所述处理器核被配置为：通过将计数偏移值写入到所述计数偏移寄存器并且发送指示要写入到的事件寄存器的信号来对所述事件寄存器进行写入。
14.根据任一前述权利要求所述的装置，其中，所述系统计时器包括：
15.根据权利要求14所述的装置，其中，所述第二计数寄存器被配置为不是通过任何处理器核可读取的。
16.根据权利要求14或15所述的装置，其中，所述多个状态还包括转变状态，在所述转变状态中，所述高分辨率计时器和所述低分辨率计时器都被使能并且所述装置被配置为确定是转变到所述休眠状态还是转变到所述活动状态。
17.根据权利要求14至16中任一项所述的装置，还包括比较寄存器，所述比较寄存器被配置为当其中保存的值被确定为等于所述第二计数寄存器中保存的值时使所述装置触发事件。
18.根据权利要求17所述的装置，所述装置被配置为当处于转变状态时：
19.根据权利要求16至18中任一项所述的装置，还包括控制寄存器，所述控制寄存器具有多个比特位，每个比特位与多个所有者ID中的相应所有者ID和多个安全设置中的相应安全设置相关联，使得相应的比特位被配置为是仅通过与所述相应所有者ID相关联并且执行与所述相应安全设置相关联的指令的处理器核可写入的。
20.根据权利要求16至19中任一项所述的装置，所述装置被配置为响应于一个或更多个活动条件被满足而从所述休眠状态转变到所述活动状态，所述活动条件包括：
...【技术特征摘要】
【国外来华专利技术】
1.一种集成电路装置，包括：
2.根据权利要求1所述的装置，其中，每个事件寄存器被配置为通过生成一个或更多个处理器中断信号来触发事件。
3.根据权利要求1或2所述的装置，其中，至少一个事件寄存器被配置为是通过所述多个处理器核可写入的。
4.根据任一前述权利要求所述的装置，其中，所述多个处理器核中的每一个与多个所有者id中的相应所有者id相关联。
5.根据权利要求4所述的装置，还包括计算机可读存储介质，所述计算机可读存储介质包括用于由一个或更多个处理器核执行的多个指令，每个所述指令与多个安全设置中的相应安全设置相关联。
6.根据权利要求5所述的装置，其中，至少一个事件寄存器与所述多个所有者id中的相应所有者id和所述多个安全设置中的相应安全设置相关联，其中所述事件寄存器被配置为是仅通过与所述相应所有者id相关联并执行与所述相应安全设置相关联的指令的处理器核可写入的。
7.根据权利要求4至6中任一项所述的装置，进一步被配置为：响应于与相应所有者id相关联并执行与相应安全设置相关联的指令的处理器尝试从或向不与所述相应所有者id和所述相应安全设置相关联的事件寄存器读取或写入，而阻止所述读取操作或所述写入操作。
8.根据任一前述权利要求所述的装置，其中：
9.根据权利要求8所述的装置，其中，每个相应处理器核的所述第一计数寄存器的所述上别名包括相应的溢出位，所述溢出位指示相应的下别名在所述第一读取操作和所述第二读取操作之间的时间段内是否溢出。
10.根据权利要求9所述的装置，其中，每个处理器核被配置为，如果对应溢出位的值指示所述下别名在所述第一读取操作和所述第二读取操作之间的时间段内已经溢出，则：
11.根据任一前述权利要求所述的装置，其中，所述系统计时器还包括计数偏移寄存器，所述计数偏移寄存器用...
【专利技术属性】
技术研发人员：弗罗德·米尔希·彼得森，
申请(专利权)人：北欧半导体公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。