定时差测量制造技术

本文中公开了一种用于测量第一信号与第二信号之间的定时差的电流模式电路，该电路包括：尾节点，其被配置成在测量操作期间根据第一信号来接收电流脉冲；第一节点和第二节点，第一节点和第二节点能够沿着相应的第一路径和第二路径导电地连接到所述尾节点；导向电路，其被配置成在测量操作期间基于第二信号来控制尾节点与第一节点和第二节点之间的这样的连接，以便根据所述第一信号与第二信号之间的定时差而引导电流脉冲，使得电流脉冲的第一部分沿着第一路径传递并且电流脉冲的第二部分沿着第二路径传递；以及信号输出单元，其被配置成基于第一部分和第二部分中之一或两者来输出指示所述定时差的测量值的测量结果信号。

Time difference measurement

This paper discloses a method for measuring timing differences between the first and the second signal of the current mode circuit, the circuit includes a tail node configured during a measurement operation according to the first signal receiving current pulse; the first node and the second node, the first node and the second node along the first path and the second corresponding the conductive path connected to the tail node; guide circuit configured during a measurement operation based on the second signal to control the connection between the tail node and the first node and the second node, according to the timing difference between the first and the second signal and guide current pulse, so that the first part of the current pulse the second part along the first path and transfer current pulse along the second transmission path; and a signal output unit configured to base One or both of the first part and the second part outputs a measuring result signal indicating the measured value of the time difference.

【技术实现步骤摘要】
定时差测量
本专利技术涉及用于测量信号之间的定时差的电路，例如，用在锁相回路或锁相环(PLL)电路的相位检测器/比较器中的电路。
技术介绍
图1是示例PLL电路1的示意图。PLL电路1包括参考时钟(REFCLK)源2、相位比较器4、电荷泵6、环路滤波器8、电压控制振荡器(VCO)10、时钟控制电路12和分配器(divider)14。电荷泵6被连接成由相位比较器4的输出来控制。电荷泵6的输出在通过环路滤波器8滤波之后控制VCO10。VCO10将一个或更多个时钟信号(在图1的情况下，为四个时钟信号)输出到时钟控制电路12。从VCO10输出的一个或更多个时钟信号(VCOCLK)还经由分配器14、作为时钟信号VCODIV反馈到相位比较器，相位比较器还接收来自参考时钟源2的输入。因此，如根据通常的PLL理论已知的，PLL电路1用于将由VCO10输出的一个或更多个时钟信号锁定成与参考时钟信号REFCLK相位对准，其中，时钟信号REFCLK与VCOCLK之间的频率上的一些差异取决于在分配器14中设置的分配比。虽然典型的VCO电路输出单个时钟信号，但是如上所述的那样，VCO10被显示为输出四个时钟信号。这是为了指示PLL电路1(以及实际上本专利技术的实施方式)对EP2211468的模数转换器(ADC)电路和EP2849345的数模转换器(DAC)电路的适用性，EP2211468的全部内容通过引用并入本文中，并且EP2849345的全部内容也通过引用并入本文中。根据EP2211468的图9至图13会明显的是，ADC电路基于包括具有相对相位0°、90°、180°和270°的四个时间交替的、基本上为正弦的时钟信号的正交(4相)时钟信号来进行操作。EP2849345的DAC电路也是如此，参见例如该文献的图15B。因此，图1的时钟控制电路12作为示例被显示为ADC或DAC，并且该示例将在此继续作为运行示例，应当理解，时钟控制电路12可以是能够基于一个或更多个时钟信号操作的任何电路。现在聚焦于图1的相位比较器(相位检测器)4，图2给出了其输入时钟信号，即作为从VCO10经由分配器14反馈的时钟信号的时钟信号VCODIV以及参考时钟信号REFCLK的信号图。通常，诸如PLL电路1的PLL电路的任务是维持时钟信号VCODIV与参考时钟信号REFCLK之间的关系，使得在馈送到时钟控制电路12的时钟信号VCOCLK与参考时钟信号REFCLK之间也存在(需求的或目标)关系。例如，可以通过控制由分配器14施加的分配系数或者通过控制PLL电路1中的一些其它元件(例如，其自身的相位比较器)来设置该需求的关系。因此，相位比较器(相位检测器)4的工作可以被概括为产生要沿着通向VCO10的路径馈送的输出信号，以使得如图2所示的那样对于每1个周期的参考时钟信号REFCLK出现期望的X个周期的时钟信号VCODIV。顺便提及，尽管在图2中示出时钟信号VCODIV，但是同样可以示出时钟信号VCO本身或从其导出的时钟信号，其中，相应地调整值X。为此，在下文中一般将这样的信号表示为VCO。考虑到值X可能具有整数部分和小数部分两者，挑战在于使PLL电路1尽可能准确地维持这样的整数和小数关系以输出预期的VCO时钟频率(即，实现目标锁定状态)。当然，这会影响时钟控制电路12的操作。已经发现，用在相位检测器中的已知电路对于一些应用，尤其是高频应用不够准确。因此，期望提供用在PLL电路中的、准确度提高的电路。
技术实现思路
根据本专利技术第一方面的实施方式，提供了一种用于测量第一信号与第二信号之间的定时差的电流模式电路，该电路包括：尾节点，其被配置成在测量操作期间根据第一信号来接收电流脉冲；第一节点和第二节点，第一节点和第二节点能够沿着相应的第一路径和第二路径导电地连接到所述尾节点；以及导向电路(steeringcircuitry)，其被配置成在测量操作期间基于第二信号来控制尾节点与第一节点和第二节点之间的这样的连接，以便根据所述第一信号与第二信号之间的定时差而引导电流脉冲，使得电流脉冲的第一部分沿着第一路径传递并且电流脉冲的第二部分沿着第二路径传递。应当理解，对电流模式电路的引用可以被表示为对电荷模式电路的引用。例如，电荷是电流在脉冲时段内的积分。此外，在一些实施方式中，电流脉冲可以被简单描述为电流。这样的电路可以包括信号输出单元，该信号输出单元被配置成基于第一部分和第二部分中之一或两者来输出指示所述定时差的测量值的测量结果信号。基于第一信号与第二信号之间的定时差来对电流脉冲进行分配的技术有利地使得能够进行准确测量。例如，即使在高频信号的情况下也能够准确地进行电流划分。导向电路被配置成引导电流，使得第一部分沿着第一路径传递，然后第二部分沿着第二路径传递。也就是说，电流首先沿着路径中的一条路径传递，然后沿着另一路径传递，可能仅在过渡时期内一些电流同时沿着两个路径传递(与上升/下降时间等相关)。导向电路可以包括沿着路径设置的开关电路，该开关电路被配置成使得尾节点与第一节点和第二节点之间的连接的导电性通过第二信号来控制。这样的开关电路可以包括诸如MOSFET的晶体管。开关电路可以包括第一晶体管和第二晶体管，第一晶体管的沟道形成第一路径的部分，并且第二晶体管的沟道形成第二路径的部分，其中，这些晶体管的栅极端子通过第二信号来控制。电路可以包括可控(例如，电压控制)电流源，该可控电流源被配置成根据第一信号来提供所述电流脉冲。优选地，第一信号是方波或切换的逻辑电平信号(switchedlogic–levelsignal)，使得电流脉冲具有切换的逻辑电平形式，即至少在脉冲的中间部分为平坦(线性)顶部。这可以实现电路的线性操作，提高测量值的准确度。信号输出单元可以被配置成基于第一部分和第二部分的大小(size)的差异或者根据第一部分和第二部分中之一的大小来输出测量结果信号。信号输出单元可以包括分别连接到第一节点和第二节点的第一电容和第二电容，以用于将电流脉冲的第一部分和第二部分转换为相应的第一电位差和第二电位差。这样的电位差或电压可以容易地被另外的电路所采用。信号输出单元可以包括模数转换电路，并且测量结果信号可以是数字信号。因此，根据本方面的电路可以被称为时间数字转换器(TDC)电路。如上，第一信号和第二信号中之一或两者可以是切换的逻辑电平信号。优选地，至少第一信号是切换的逻辑电平信号，因为它控制电流脉冲的形式。具有切换的电平或切换的逻辑电平形式的电流脉冲可以利于根据本方面的电路的线性操作。这样的切换的电平信号具有上升沿和下降沿，这例如可以容易地被检测。第一信号和第二信号可以是时钟信号，或者例如具有重复的边沿模式的其它重复信号(repetitivesignal)。根据本专利技术第二方面的实施方式，提供了一种相位检测器，其包括根据本专利技术上述第一方面的电流模式电路。在这样的相位检测器中，电流模式电路可以被配置成重复测量第一信号与第二信号之间的这样的定时差，生成定时差的测量值序列。这样的相位检测器可以包括：参考电路，其能够操作用于根据所述第一信号与第二信号之间的目标(或需求的或输入或参考)关系来生成与目标关系对应的(或符合或遵守或满足目标关系的)、指示第一信号与第二信号之间的定时差的参考值序列；比较本文档来自技高网...

【技术保护点】
一种用于测量第一信号与第二信号之间的定时差的电流模式电路，所述电路包括：尾节点，所述尾节点被配置成在测量操作期间根据所述第一信号来接收电流脉冲；第一节点和第二节点，所述第一节点和第二节点能够沿着相应的第一路径和第二路径导电地连接到所述尾节点；导向电路，所述导向电路被配置成在测量操作期间基于所述第二信号来控制所述尾节点与所述第一节点和第二节点之间的这样的连接，以便根据所述第一信号与所述第二信号之间的定时差而引导电流脉冲，使得所述电流脉冲的第一部分沿着所述第一路径传递并且所述电流脉冲的第二部分沿着所述第二路径传递；以及信号输出单元，所述信号输出单元被配置成基于所述第一部分和所述第二部分中之一或两者来输出指示所述定时差的测量值的测量结果信号。

【技术特征摘要】
2016.03.11 EP 16160038.21.一种用于测量第一信号与第二信号之间的定时差的电流模式电路，所述电路包括：尾节点，所述尾节点被配置成在测量操作期间根据所述第一信号来接收电流脉冲；第一节点和第二节点，所述第一节点和第二节点能够沿着相应的第一路径和第二路径导电地连接到所述尾节点；导向电路，所述导向电路被配置成在测量操作期间基于所述第二信号来控制所述尾节点与所述第一节点和第二节点之间的这样的连接，以便根据所述第一信号与所述第二信号之间的定时差而引导电流脉冲，使得所述电流脉冲的第一部分沿着所述第一路径传递并且所述电流脉冲的第二部分沿着所述第二路径传递；以及信号输出单元，所述信号输出单元被配置成基于所述第一部分和所述第二部分中之一或两者来输出指示所述定时差的测量值的测量结果信号。2.根据权利要求1所述的电流模式电路，其中，所述导向电路被配置成引导所述电流脉冲，以便使得所述第一部分沿着所述第一路径传递，然后所述第二部分沿着所述第二路径传递。3.根据前述权利要求中任一项所述的电流模式电路，其中，所述导向电路包括沿着所述路径设置的开关电路，所述开关电路被配置成使得所述尾节点与所述第一节点和第二节点之间的连接的导电性通过所述第二信号来控制。4.根据权利要求3所述的电流模式电路，其中，所述开关电路包括第一晶体管和第二晶体管，所述第一晶体管的沟道形成所述第一路径的部分，并且所述第二晶体管的沟道形成所述第二路径的部分，其中，所述第一晶体管和所述第二晶体管的栅极端子通过所述第二信号来控制。5.根据前述权利要求中任一项所述的电流模式电路，包括被配置成根据所述第一信号来提供所述电流脉冲的可控电流源。6.根据前述权利要求中任一项所述的电流模式电路，其中，所述信号输出单元被配置成基于所述第一部分和所述第二部分的大小的差异或者根据所述第一部分和第二部分中之一的大小来输出所述测量结果信号。7.根据前述权利要求...

【专利技术属性】
技术研发人员：扬·朱索·德迪克，加文·兰伯特斯·艾伦，贝恩德·汉斯·格尔曼，艾伯特·胡贝特·多尔纳，
申请(专利权)人：株式会社索思未来，
类型：发明
国别省市：日本,JP