本实用新型专利技术提供了一种振荡电路，用于输出时钟信号，包括：振荡器，其连接在输入节点与输出节点之间；振荡放大电路，其设置于所述输入节点与所述输出节点之间，与所述振荡器并联连接；偏置电阻，其设置于所述输入节点与所述输出节点之间，与所述振荡器并联连接；输出放大电路，其输入端连接到所述输入节点，其输出端输出所述时钟信号。本实用新型专利技术的振荡电路，能够得到低功耗的晶体振荡环路及时钟信号输出。
【技术实现步骤摘要】
本技术涉及一种振荡电路，特别涉及一种低功耗的晶体振荡电路。
技术介绍
晶体振荡器由于其具有较好的频率特性，在很多芯片中被使用。如图1所示，为现有技术中振荡电路的结构示意图，该振荡电路的结构为常规的皮尔斯振荡电路。该振荡电路采用反相器UO作为带180°相移的放大器，偏置电阻RF为反相器UO的输入端提供直流偏置，两个负载电容Cl和C2提供180°相移，从而使电路形成稳定的晶体振荡环路。在输入节点XIN到输出节点XOUT之间有180°相移，并且可以放大信号。此电路虽然结构简单易用，但功耗难以控制；并且，由于反相器工作于反转中间的线性区，使得电路功耗较大。本技术旨在提供一种低功耗的振荡电路，能够控制并降低振荡电路的功耗。
技术实现思路
为此，本技术提供了一种振荡电路，用于输出时钟信号，包括:振荡器，其连接在输入节点与输出节点之间；振荡放大电路，其设置于所述输入节点与所述输出节点之间，与所述振荡器并联连接；偏置电阻，其设置于所述输入节点与所述输出节点之间，与所述振荡器并联连接；输出放大电路，其输入端连接到所述输入节点，其输出端输出所述时钟信号。进一步地，所述输出放大电路包括级联的第一和第二反相器，所述第一和第二反相器均为CMOS反相器。进一步地，所述第一和第二反相器分别通过第一和第二 PMOS管连接到电源。进一步地，所述振荡电路还包括整形电路，用于对所述时钟信号进行整形。所述整形电路包括第三PMOS管，其漏极连接到所述第一反相器的输出端，其栅极连接到所述第二反相器的输出端，其源极连接到电源。本技术的振荡电路，能够得到低功耗的晶体振荡环路及时钟信号输出。【附图说明】图1为现有技术中振荡电路的结构示意图；图2为本技术的振荡电路的结构不意图；图3为图2中的反相器的一个实施方式的示意图；图4为图2中的反相器的另一个实施方式的示意图；图5为本技术的振荡电路的一个实施方式的结构示意图；图6为本技术的振荡电路的另一个实施方式的结构示意图。【具体实施方式】下面结合附图和【具体实施方式】对本技术的振荡电路作进一步的详细描述，但不作为对本技术的限定。参照图2，为本技术的振荡电路的结构示意图，该电路用于输出时钟信号。该电路包括相互并联连接并设置在输入节点XIN与输出节点XOUT之间的振荡器X、偏置电阻RF、以及振荡放大电路。其中，振荡放大电路为反相器U0。偏置电阻RF为反相器UO的输入端提供直流偏置，以使得反相器UO工作在线性区。特别地，该振荡电路还包括输出放大电路100，其输入端连接到输入节点XIN，其输出端输出时钟信号。参照图2，该输出放大电路100为级联的第一反相器Ul和第二反相器U2。其中，第一反相器Ul的输入端连接到输入节点XIN，第一反相器Ul的输出端连接到第二反相器U2的输入端，第二反相器U2的输出端输出最终的时钟信号。可见，本技术的振荡电路采用多级尾电流控制功耗，其第一级放大为皮尔斯振荡电路的反相放大(即图2中的反相器U0)，其第二级和第三级为输出信号的放大(即图2中的第一反相器Ul和第二反相器U2)。现有技术中，由于输出节点XOUT的信号幅度较大，从而使用了 XOUT的信号进行输出放大。而本技术中，输出放大电路100的输入信号来自输入节点XIN，该方案能够使得反相器UO的放大与第一反相器Ul的放大成比例对称，且无需过的地考虑第一反相器Ul的直流工作点。第二反相器U2仍需提供部分放大增益，以使得最终输出的时钟信号沿较陡，从而降低功耗。由于采用了低功耗设计，输出放大电路100的输入信号即输入节点XIN的信号幅度较小，在该信号经过第一反相器Ul放大之后，信号幅度已经可以接近电源的幅度，再通过第二反相器U2进行放大，以进一步控制输出信号的波形。具体地，第一和第二反相器Ul、U2均为CMOS反相器。参考图3和图4，为CMOS反相器的常见的两种实现方式。图3中的反相器采用共栅极的PMOS管和NMOS管来实现，其共栅极为反相器的输入端，PMOS管和NMOS管的漏极相连接为反相器的输出端，PMOS管的源极连接至电源VDD，NMOS管的源极接地。参照图5，在该实施方式中，CMOS反相器采用图3中的结构实现。同理，CMOS反相器还可以采用单个NMOS管来实现，如图4所示，其栅极作为反相器的输入端，其漏极为反相器的输出端并连接至电源VDD，其源极接地。参照图6，在该实施方式中，CMOS反相器采用图4中的结构实现。需要注意的是，输出放大电路100中的第二反相器U2不可以由单个NMOS管来实现，以便于能够将前一级反相器输出的较大的模拟波形，转换成接近高低电平的时钟波形。为了进一步控制功耗，参考图5和图6，反相器U0、UU U2均不是直接连接到电源VDD，而是通过PMOS管连接到电源VDD。如图中的ΜΡ0、MPl和MP2，不仅分别为反相器U0、Ul、U2提供工作电流，还使得所在支路的功耗得以控制。PMOS管ΜΡ0、MPl和MP2的栅极均连接至偏置电压Vbias。为了使得输出的时钟信号的上升沿和下降沿更陡，该振荡电路还包括整形电路，用于对第二反相器U2输出的时钟信号进行整形。参照图5和图6，该整形电路为第三PMOS管MP3，其漏极连接到第一反相器Ul的输出端，其栅极连接到第二反相器U2的输出端，其源极连接到电源VDD。在A点电压上升、B点电压下降时，第三PMOS管MP3在临界值后快速导通，将A点电压拉高，使得B点的电压快速降低至O ;同样地，在A点电压下降、B点电压上升时，第三PMOS管MP3关闭，使得A点电压继续下降，B点电压升高。如此能够实现对第二反相器U2输出的时钟信号的整形，使得其上升沿和下降沿更陡，从而使得在后级经历线性区的时间更短，以进一步降低功耗。以上【具体实施方式】仅为本技术的示例性实施方式，不能用于限定本技术，本技术的保护范围由权利要求书限定。本领域技术人员可以在本技术的实质和保护范围内，对本技术做出各种修改或等同替换，这些修改或等同替换也应视为落在本技术的保护范围内。【主权项】1.一种振荡电路，用于输出时钟信号，其特征在于，包括: 振荡器，其连接在输入节点与输出节点之间； 振荡放大电路，其设置于所述输入节点与所述输出节点之间，与所述振荡器并联连接; 偏置电阻，其设置于所述输入节点与所述输出节点之间，与所述振荡器并联连接； 输出放大电路，其输入端连接到所述输入节点，其输出端输出所述时钟信号。2.根据权利要求1所述的振荡电路，其特征在于，所述输出放大电路包括级联的第一和第二反相器。3.根据权利要求2所述的振荡电路，其特征在于，所述第一和第二反相器均为CMOS反相器。4.根据权利要求3所述的振荡电路，其特征在于，所述第一和第二反相器分别通过第一和第二 PMOS管连接到电源。5.根据权利要求2所述的振荡电路，其特征在于，所述振荡电路还包括整形电路，用于对所述时钟信号进行整形。6.根据权利要求5所述的振荡电路，其特征在于，所述整形电路包括第三PMOS管，其漏极连接到所述第一反相器的输出端，其栅极连接到所述第二反相器的输出端，其源极连接到电源。【专利摘要】本技术提供了一种振荡电路，用于输出时钟信号，包括：振荡器，其连接在输入节点本文档来自技高网...
【技术保护点】
一种振荡电路，用于输出时钟信号，其特征在于，包括：振荡器，其连接在输入节点与输出节点之间；振荡放大电路，其设置于所述输入节点与所述输出节点之间，与所述振荡器并联连接；偏置电阻，其设置于所述输入节点与所述输出节点之间，与所述振荡器并联连接；输出放大电路，其输入端连接到所述输入节点，其输出端输出所述时钟信号。
【技术特征摘要】
【专利技术属性】
技术研发人员：吴艳辉，王伟，浦小飞，
申请(专利权)人：上海贝岭股份有限公司，
类型：新型
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。