碳化硅MOSFET器件及其制备方法技术

本发明专利技术涉及一种碳化硅金属-氧化物-半导体场效应晶体管器件，其特征在于，在所述金属-氧化物-半导体场效应晶体管器件的结型场效应晶体管区，沿垂直于沟道并平行于SiO2/SiC界面的方向上交替分布有p型掺杂区域和n型掺杂区域。本发明专利技术还涉及其制备方法。

Silicon carbide MOSFET device and its preparation method

The invention relates to a silicon carbide metal oxide semiconductor field effect transistor device, which is characterized in that the metal oxide semiconductor field effect transistors junction field effect transistor region, P doped region and N doped region alternate distribution along the channel perpendicular to and parallel to the direction of the SiO2/SiC interface on. The invention also relates to the preparation method thereof.

【技术实现步骤摘要】
碳化硅MOSFET器件及其制备方法
本专利技术涉及一种电子器件，尤其涉及一种晶体管器件。本专利技术还涉及该器件的制备方法。
技术介绍
相对于以硅为代表的第一代半导体和以砷化镓为代表的第二代半导体，作为第三代半导体代表的碳化硅材料具有更大的禁带宽度和临界击穿电场，从而适合制造高压大功率半导体器件。作为国际上功率电子和新型材料领域研究的热点，SiC一直以来受到学界的高度重视，并已在Cree、Rohm、Infineon等公司的攻关推动下，进入商业化阶段。对于一种高性能高可靠性的功率器件，需要有足够高的耐压能力，承受高压主电路通断；同时，要有尽量低的导通电阻，降低器件工作损耗，达到高效、环保和节能的要求。值得关注的是，相较于硅基MOSFET器件，碳化硅材料的临界击穿电场强度可达到2-3MV/cm，根据氧化层界面处电通量连续性原理，器件承受耐压时结型场效应晶体管(JFET)区上方栅氧化层电场强度很容易超过4MV/cm，严重影响栅氧化层可靠性。因此在传统器件中，通常采用较窄的JFET区宽度、较高的p阱掺杂浓度和较大的p阱结深设计，抑制JFET区上方栅氧化层电场集中。然而，碳化硅基MOSFET器件的漂移区较薄，JFET区及沟道电阻占器件导通电阻比例较大，因此还需增加JFET区掺杂浓度，降低该区域导通电阻，如剖面图1a及俯视图1b所示。另外，也可采用离子注入工艺在JFET区形成高掺杂p型区域，利用反偏pn结耗尽区来抑制栅氧化层电场集中，如剖面图2a及俯视图2b所示。但该方法会减小JFET区的有效宽度，增大了器件导通电阻。减小JFET区宽度并增大P阱区掺杂浓度和结深，一方面增大了器件导通电阻，另一方面需采用高能高剂量铝离子注入，增大了工艺难度。而采用离子注入工艺在JFET区形成高掺杂p型区域，会抑制JFET区的载流子集中，增大器件导通电阻。因此，现有技术中的这两种方案的效果均不令人满意。
技术实现思路
为了解决上述现有技术中存在的问题，有效增强栅氧化层耐压特性，提高栅氧化层可靠性，本专利技术提出一种采用JFET区p型及n型注入的改进型碳化硅金属-氧化物-半导体场效应晶体管(MOSFET)器件。以器件剖面沿沟道方向为X轴，器件剖面垂直于沟道方向为Y轴，则沿Z轴方向，在JFET区交替形成p型掺杂及n型掺杂区域，利用电荷平衡原理，有效减小栅氧化层电场强度。继而充分扩展设计余量，通过采用较宽的JFET区结构，减小器件导通电阻。本专利技术提供了一种碳化硅MOSFET器件，其特征在于，在所述MOSFET器件的JFET区，沿垂直于沟道并平行于SiO2/SiC界面的方向上交替分布有p型掺杂区域和n型掺杂区域。如剖面图3a及俯视图3b所示，本专利技术中的碳化硅MOSFET器件，采用p型和n型掺杂区域交替排布的JFET区。在器件导通状态下，电流通过n型掺杂区域扩展至n型外延层。在器件关断状态下，基于电荷平衡原理，p型和n型掺杂区域全部耗尽，从而完全屏蔽栅氧化层处的电场，提高栅氧化层可靠性。采用这一方案后，即可设计相对较宽的JFET区，保证器件低的导通电阻。在本专利技术的一个优选的实施方式中，在所述JFET区中，所述p型掺杂区域的个数为一个或多个，所述n型掺杂区域的个数为一个或多个。在本专利技术的一个优选的实施方式中，在垂直于沟道并平行于SiO2/SiC界面的方向上(即在Z轴方向上)，每个p型掺杂区域的宽度与其掺杂剂量的乘积均相等，并等于每个n型掺杂区域的宽度与其掺杂剂量的乘积。由此，在器件关断状态下，可以实现电荷平衡，p型和n型掺杂区域全部耗尽，从而完全屏蔽栅氧化层处的电场，提高栅氧化层可靠性。在本专利技术的一个优选的实施方式中，在垂直于沟道并平行于SiO2/SiC界面的方向上，p型掺杂区域和/或n型掺杂区域的宽度为1μm至5μm。结合器件元胞设计尺寸，并考虑离子注入工艺的对准精度，该宽度尤为适宜。优选的，p型和n型掺杂区域结深为0.2μm至1μm，Y方向长度为2μm至6μm，贯穿整个JFET区。在本专利技术的一个优选的实施方式中，在所述p型掺杂区域和所述n型掺杂区域中掺杂剂量分别在1×1012cm-2至5×1013cm-2的范围内。该掺杂剂量的单位cm-2是离子注入工艺中约定俗成的单位，表示每平方厘米材料上注入的离子数量。本专利技术的专利技术人经过大量实验发现，该优选的掺杂剂量的范围能够使得掺杂均匀，具有特别良好的掺杂效果。在保证电荷平衡的前提下，考虑到离子注入工艺在浓度控制方面的难易程度，过高或过低都较难实现均匀掺杂。另外，掺杂剂量过高还会引入额外的雪崩效应。本专利技术的另一个目的在于，提供制备上述器件的方法，包括如下步骤：1)在SiC衬底上外延生长出N-漂移层；2)在步骤1)制得的N-漂移层上进行两次或两次以上、优选三次或四次铝离子注入，形成P阱；3)在步骤2)形成的P阱上进行铝离子注入，形成P+接触；4)在步骤3)制得的形成了P+接触的P阱上进行氮离子注入，形成N+接触；5)在JFET区进行氮离子注入，形成N-区域；6)在JFET区进行铝离子注入，形成P-区域；7)采用碳膜保护进行退火；8)在1100℃至1400℃温度下、优选在1200℃至1350℃温度下，干氧热生长40至100nm、优选40至60nmSiO2栅介质；9)在SiO2栅介质上淀积0.4至0.6um、掺杂浓度为1×1020cm-3至3×1020cm-3的多晶硅；10)干法刻蚀形成多晶硅栅电极图形；11)在源区N+接触、P+接触和SiC晶圆背面淀积30至100nmTi以及100至300nmAl，作为欧姆接触金属，并退火，以形成欧姆接触。在本专利技术的一个优选的实施方式中，在上述方法中的步骤9)中，所述淀积采用低压化学气相淀积法进行。制造前述具有交替排布p型及n型掺杂区域的SiCMOSFET，关键在于JFET区p型及n型杂质的离子注入及退火激活，其工艺流程参见图4。在本专利技术的一个优选的实施方式中，步骤1)中所述的N-漂移层的厚度为10至13um，氮离子掺杂浓度为1×1015cm-3至9×1015cm-3；步骤2)中所述的P阱的深度为0.5至1.0um、掺杂浓度为1×1018cm-3至5×1018cm-3；步骤3)中所述的P+接触的结深为0.2至0.3um，掺杂浓度为1×1019cm-3至5×1019cm-3；步骤4)中所述的N+接触的结深为0.2至0.3um，掺杂浓度为1×1019cm-3至5×1019cm-3；步骤5)中所述的N-区域的结深为0.2至1.0um、掺杂浓度为5×1016cm-3至5×1017cm-3；并且步骤6)中所述的P-区域的结深为0.2至1.0um、掺杂浓度为5×1016cm-3至5×1017cm-3。在本专利技术的一个优选的实施方式中，步骤7)中所述的退火在1600℃至1800℃温度下进行，退火时间为3至10min，所述退火优选在退火炉中进行，更优选在碳化硅专用高温退火炉中进行。在本专利技术的一个优选的实施方式中，步骤8)所述干氧热生长在氧化炉中进行，优选在碳化硅专用高温氧化炉中进行。在本专利技术的一个优选的实施方式中，步骤11)中所述退火在800℃至1000℃的温度下并在惰性气体气氛、优选氮气氛中进行，所述退火的退火时间为2至5min。在本专利技术的一个优选的实施方式中，本专利技术的制备上述本文档来自技高网...

【技术保护点】
一种碳化硅金属‑氧化物‑半导体场效应晶体管器件，其特征在于，在所述金属‑氧化物‑半导体场效应晶体管器件的结型场效应晶体管区，沿垂直于沟道并平行于SiO2/SiC界面的方向上交替分布有p型掺杂区域和n型掺杂区域。

【技术特征摘要】
1.一种碳化硅金属-氧化物-半导体场效应晶体管器件，其特征在于，在所述金属-氧化物-半导体场效应晶体管器件的结型场效应晶体管区，沿垂直于沟道并平行于SiO2/SiC界面的方向上交替分布有p型掺杂区域和n型掺杂区域。2.根据权利要求1所述的器件，其特征在于，在所述结型场效应晶体管区中，所述p型掺杂区域的个数为一个或多个，所述n型掺杂区域的个数为一个或多个。3.根据权利要求1或2所述的器件，其特征在于，在垂直于沟道并平行于SiO2/SiC界面的方向上，每个p型掺杂区域的宽度与其掺杂剂量的乘积均相等，并等于每个n型掺杂区域的宽度与其掺杂剂量的乘积。4.根据权利要求1-3中任一项所述的器件，其特征在于，在垂直于沟道并平行于SiO2/SiC界面的方向上，p型掺杂区域和/或n型掺杂区域的宽度为1μm至5μm。5.根据权利要求1-4中任一项所述的器件，其特征在于，在所述p型掺杂区域和所述n型掺杂区域中掺杂剂量分别在1×1012cm-2至5×1013cm-2的范围内。6.制备根据权利要求1-5中任一项所述的器件的方法，包括如下步骤：1)在SiC衬底上外延生长出N-漂移层；2)在步骤1)制得的N-漂移层上进行两次或两次以上、优选三次或四次铝离子注入，形成P阱；3)在步骤2)形成的P阱上进行铝离子注入，形成P+接触；4)在步骤3)制得的形成了P+接触的P阱上进行氮离子注入，形成N+接触；5)在结型场效应晶体管区进行氮离子注入，形成N-区域；6)在结型场效应晶体管区进行铝离子注入，形成P-区域；7)采用碳膜保护进行退火；8)在1100℃至1400℃温度下、优选在1200℃至1350℃温度下，干氧热生长40至100nm、优...

【专利技术属性】
技术研发人员：高云斌，李诚瞻，赵艳黎，陈喜明，蒋华平，刘国友，
申请(专利权)人：株洲中车时代电气股份有限公司，
类型：发明
国别省市：湖南,43