半导体器件及其制造方法技术

公开了一种半导体器件，所述半导体器件具有包括第一区和第二区的衬底。第一层间绝缘层和导电图案交替层叠在所述衬底的第一区上。第二层间绝缘层覆盖所述第一层间绝缘层和所述导电图案。电阻器形成在所述衬底的第二区中的第二层间绝缘层中。

【技术实现步骤摘要】
半导体器件及其制造方法相关申请的交叉引用本申请基于2012年12月13日提交至韩国专利局的申请号为10-2012-0145241的韩国专利申请并要求其优先权，其全部公开内容通过引用合并于此。
本专利技术涉及一种半导体器件及其制造方法，更具体而言，涉及一种包括电阻器的半导体器件及其制造方法。
技术介绍
半导体器件在电路中使用电阻器用于施加或控制半导体器件的操作电压以便产生期望的偏置电平。电阻器典型地被用在用于分配电压的泵浦调节器电路中。由于电阻器形成在具有特定尺寸的单层中，数个电阻器需要利用接触插塞和金属布线来耦接，以实现需要的电阻值。同时，为了提高半导体器件的集成度，已经提出了其中存储单元是三维布置的3D半导体器件。3D半导体器件包括单元阵列区、接触区、外围区和电阻元件区。单元阵列区是其中形成了用于储存数据的存储单元和与存储单元耦接的字线和位线的区域。接触区是其中布置了从单元阵列区起延伸的字线的区域。外围电路区是其中布置了配置用于驱动存储单元的电路的驱动晶体管的区域。电阻元件区是其中形成了电阻器的区域。布置在接触区中的字线和外围电路区的驱动晶体管可以通过接触插塞和金属布线而电耦接。电本文档来自技高网...

【技术保护点】
一种半导体器件，包括：衬底，所述衬底包括第一区和第二区；第一层间绝缘层和导电图案，所述第一层间绝缘层和所述导电图案交替层叠在所述衬底的第一区上；通孔，所述通孔穿通所述第一层间绝缘层和所述导电图案；沟道层，所述沟道层沿着所述通孔的表面形成；第二层间绝缘层，所述第二层间绝缘层覆盖所述第一层间绝缘层和所述导电图案；以及电阻器，所述电阻器形成在所述衬底的第二区中的第二层间绝缘层中。

【技术特征摘要】
2012.12.13 KR 10-2012-01452411.一种半导体器件，包括：衬底，所述衬底包括第一区和第二区；第一层间绝缘层和导电图案，所述第一层间绝缘层和所述导电图案交替层叠在所述衬底的第一区上；通孔，所述通孔穿通所述第一层间绝缘层和所述导电图案；沟道层，所述沟道层沿着所述通孔的表面形成；第二层间绝缘层，所述第二层间绝缘层覆盖所述第一层间绝缘层和所述导电图案；以及电阻器，所述电阻器形成在所述衬底的第二区中的第二层间绝缘层中。2.如权利要求1所述的半导体器件，还包括：绝缘层，所述绝缘层形成在所述沟道层中，其中所述绝缘层的高度小于所述沟道层的高度；以及导电插塞，所述导电插塞形成在位于所述绝缘层上的所述沟道层中，其中，所述沟道层为具有开口中心部分的管形，所述绝缘层和所述导电插塞形成在所述沟道层的所述中心部分中。3.如权利要求2所述的半导体器件，其中，所述导电插塞由与所述电阻器相同的材料形成。4.如权利要求2所述的半导体器件，其中，所述导电插塞和所述电阻器具有相同高度。5.如权利要求1所述的半导体器件，其中所述电阻器由多晶硅形成。6.一种半导体器件，包括：衬底，所述衬底包括第一区和第二区；第一层间绝缘层和导电图案，所述第一层间绝缘层和所述导电图案交替层叠在所述衬底的第一区上；第二层间绝缘层，所述第二层间绝缘层覆盖所述第一层间绝缘层和所述导电图案；以及电阻器，所述电阻器形成在所述衬底的第二区中的第二层间绝缘层中，其中，所述导电图案的边缘和所述第一层间绝缘层的边缘从所述第一区延伸至所述第二区，使得在所述衬底的第二区上形成了台阶结构。7.如权利要求6所述的半导体器件，还包括：驱动栅，所述驱动栅形成在所述衬底的第二区中，其中所述驱动栅被所述第二层间绝缘层覆盖、且被设置成与所述台阶结构相邻，其中所述电阻器包括与所述驱动栅重叠的第一电阻器。8.如权利要求6所述的半导体...

【专利技术属性】
技术研发人员：李东基，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR