面阵电荷耦合器件封装用陶瓷外壳及其制作方法技术

本发明专利技术公开了一种面阵电荷耦合器件封装用陶瓷外壳及其制作方法，涉及陶瓷封装外壳技术领域。本发明专利技术包括陶瓷件和针引线，所述陶瓷件正面的芯片安装区、封口面均采用磨抛方式进行加工，磨抛后陶瓷件的封口面、芯片安装区的平面度均≤1μm/mm或50μm。采用该方法制作的陶瓷外壳，平面度高、气密性高，能够解决平面度低的问题。

【技术实现步骤摘要】
面阵电荷耦合器件封装用陶瓷外壳及其制作方法
本专利技术涉及陶瓷封装外壳
，尤其涉及一种面阵电荷耦合器件封装用陶瓷外壳及其制作方法。
技术介绍
常规的CPGA（CeramicPinGridArray,陶瓷针型栅格阵列，一种芯片封装形式)陶瓷外壳由陶瓷件、针引线以及金属封口环（可选）组成，其中陶瓷件采用多层氧化铝陶瓷钨金属化高温共烧工艺制作，一次成型，不用后期加工，之后陶瓷件与针引线采用银铜焊料进行组装焊接。面阵电荷耦合器件（ChargeCoupleDevice，简称CCD）封装用陶瓷外壳封装形式为CPGA类结构，由陶瓷件、针引线两部分组成，陶瓷件材料为90％的氧化铝，针引线材料为铁镍合金或铁镍钴合金。由于面阵CCD封装外壳主要用于封装凝视型空间面阵CCD器件，引出方式为CPGA类结构，陶瓷外壳外形尺寸大、平面度要求高、高气密性，陶瓷件通过高温共烧工艺一次成型无法满足要求。
技术实现思路
本专利技术所要解决的技术问题是提供一种面阵电荷耦合器件封装用陶瓷外壳及其制作方法，采用该方法制作的陶瓷外壳，平面度高、气密性高，能够解决平面度低的问题。为解决上述技术问题，本专利技术所采取的技术方案是：一种面阵电荷耦合器件封装用陶瓷外壳，包括陶瓷件和针引线，所述陶瓷件正面的芯片安装区、封口面均采用磨抛方式进行加工，磨抛后陶瓷件的封口面、芯片安装区的平面度均≤1μm/mm或50μm。进一步地，陶瓷件的封口面采用抛光机或磨具进行磨抛；当芯片安装区与封口面共面时，芯片安装区的磨抛方式同封口面的磨抛方式；当芯片安装区与封口面不共面时，芯片安装区的磨抛方式为磨具磨抛加工。进一步地，所述陶瓷件的正面设有键合区内嵌的凹槽，键合区内嵌在凹槽内。进一步地，所述陶瓷件背面的针引线的引出端设有凹槽，凹槽内嵌有焊盘，焊盘的表面低于陶瓷件的背面，所述陶瓷件背面采用抛光机磨抛或磨具磨抛。进一步地，所述针引线的引线节距包括1.27mm、2.54mm、2.54mm交错，引线数≤1000；所述陶瓷件的外形尺寸为，长宽≤200.00mm×200.00mm，高度≤20.00mm。进一步地，所述陶瓷件的芯片安装区设有若干阵列排布的通孔。进一步地，所述陶瓷件的正面或背面设有定位标记槽。更进一步地，所述陶瓷件的封口面上设有安装孔。本专利技术还提供一种面阵电荷耦合器件封装用陶瓷外壳的制作方法，包括以下工艺：流延、落料、冲孔、填孔、印刷、层压、热切、烧结、磨抛、镀镍、钎焊、镀金。进一步地，磨抛工艺是采用抛光机或磨具对陶瓷件正面的封口面、芯片安装区和背面进行磨抛。采用上述技术方案所产生的有益效果在于：本专利技术在现有技术的基础上，增加了对陶瓷件的磨抛工艺，即对陶瓷件的表面进行磨抛机械加工，能够提高陶瓷件表面的平面度，进而提高封装的气密性。附图说明图1是本专利技术实施例1的示意图；图2是图1的仰视图；图3是图1的俯视图；图4是本专利技术实施例2的示意图；图5是图4的仰视图；图6是图4的俯视图；图7是本专利技术陶瓷件上有定位标记槽的示意图；图中：1、陶瓷件；2、针引线；3、芯片安装区；4、封口面；5、陶瓷件的背面；6、键合区；7、通孔；8、焊盘；9、凹槽；10、安装孔；11、定位标记槽；12、陶瓷件的正面。具体实施方式下面结合附图和具体实施方式对本专利技术作进一步详细的说明。本专利技术与现有技术相比，增加了磨抛工艺，对陶瓷外壳进行磨抛，使其芯片安装区和封口面达到要求的平面度，在此通过两个具体的实施例对本技术方案进行详细的说明。实施例1本专利技术实施例1提供的一种面阵电荷耦合器件封装用陶瓷外壳，参见图1、图2、图3所示，本实施例是当芯片安装区与封口面4共面时的结构示意图，包括陶瓷件1和针引线2，陶瓷件1正面的芯片安装区3、封口面4均采用磨抛方式进行加工，磨抛后陶瓷件1的封口面4、芯片安装区3的平面度均≤1μm/mm或50μm/mm。其中，陶瓷件1的封口面4采用抛光机或磨具进行磨抛，当芯片安装区3与封口面4共面时，芯片安装区3的磨抛方式同封口面4的磨抛方式，当共面时，优选采用抛光机磨抛，磨抛效率高，效果好，有利于保证平面度；当采用磨具磨抛时，所用的磨具一般为圆形金刚石砂轮、金刚石磨头，电动气动均可，磨具的硬度要高于磨抛部位的硬度，当然不限于本实施例列举的种类。当陶瓷件的背面5需要采用抛光机磨抛或磨具磨抛时，陶瓷件的背面5设有针引线2的焊盘8内嵌的凹槽，焊盘的表面低于陶瓷件的背面5，磨抛时用抛光机，不会对焊盘造成损坏。同样的，在陶瓷件正面设有键合区6内嵌的凹槽9，键合区6内嵌在凹槽9内，磨抛时用抛光机，不会对焊盘造成损坏。其中，针引线2的引线节距包括1.27mm、2.54mm、2.54mm交错，引线数≤1000，与现有技术中陶瓷外壳的制作方法相同，引线节距也具有相同的种类；陶瓷件的外形尺寸为，长宽≤200.00mm×200.00mm，高度≤20.00mm。更进一步的，在陶瓷件的芯片安装区3设有若干阵列排布的通孔7，由于陶瓷结构的部件，散热性比较差，因此设置通孔7，可用于散热或电连接。进一步采取的技术方案，参见图7，根据使用要求，在陶瓷件的正面12或背面可同时设有或在一面设有定位标记槽11，定位标记槽11的位置可以在芯片安装区3或是封口面4上，定位标记槽11的形状为十字形凹槽或丁字形凹槽或直角形凹槽。因为，当陶瓷件的尺寸较大时，定位可能会不准确，出现安装不到位的问题，定位标记槽的作用可使在正面或背面上安装的部件准确到位。进一步采取的技术方案，参见图5、图6，根据使用要求，在陶瓷件的封口面4上设有安装孔10。实施例2本专利技术实施例2提供的一种面阵电荷耦合器件封装用陶瓷外壳，参见图4、图5、图6所示，从图4中可以看出，芯片安装区3内嵌在陶瓷件内，也即芯片安装区3与封口面4不共面，此时，芯片安装区3的磨抛方式为磨具磨抛加工，便于磨抛芯片安装区的边角。除此之外，其余采取的技术方案与实施例1相同。本专利技术还提供了一种面阵电荷耦合器件封装用陶瓷外壳的制作方法，包括以下工艺：流延、落料、冲孔、填孔、印刷、层压、热切、烧结、磨抛、镀镍、钎焊、镀金。磨抛工艺是采用抛光机或磨具对陶瓷件正面的封口面、芯片安装去和背面进行磨抛，同时采用蓝宝石玻璃胶粘方式进行封口。具体流程为：外壳经流延、热切后，冲腔和冲孔、孔金属化，经印刷、定位、层压、热切成单个生瓷件，再通过烧结、磨抛、镀镍、钎焊、镀金后形成单个的面阵CCD用陶瓷外壳。本专利技术借鉴CPGA外壳的设计、工艺加工技术等，在原有技术基础之上进行再提高和研发，与常规CPGA外壳相比，本专利技术有以下优势：1、外壳的键合区可设计为内嵌结构，如图3、图6所示；2、可根据使用要求在芯片安装区增加通孔设计，如图3、图6所示；3、可根据使用要求设计专用的定位标记槽，如图7所示；4、可根据使用要求设计专用的安装孔，如图5、图6所示；5、陶瓷封口面磨抛和芯片安装区磨抛，最大可加工外形尺寸为200.00mm×200.00mm；6、芯片安装区和封口区平面度可达到≤1μm/mm或50μm；7、具有较高的机械可靠性，机械冲击满足1500g，6个方向；8、具有高气密性的优点，气密性≤5×10-3Pa·cm3/s，A4。本专利技术主要应用于对地观察卫星等，具有快速连续照相、信噪比高、观测机动性强等特点。目前，世界航天技术发展迅速本文档来自技高网...

【技术保护点】
一种面阵电荷耦合器件封装用陶瓷外壳，包括陶瓷件（1）和设于陶瓷件（1）背面的针引线（2），其特征在于，所述陶瓷件的正面（12）的芯片安装区（3）和封口面（4）均采用磨抛方式进行加工，磨抛后陶瓷件（1）的封口面（4）和芯片安装区（3）的平面度均≤1μm/mm或50μm。

【技术特征摘要】
1.一种面阵电荷耦合器件封装用陶瓷外壳，包括陶瓷件（1）和设于陶瓷件（1）背面的针引线（2），其特征在于，所述陶瓷件的正面（12）的芯片安装区（3）和封口面（4）均采用磨抛方式进行加工，磨抛后陶瓷件（1）的封口面（4）和芯片安装区（3）的平面度均≤1μm/mm或50μm。2.根据权利要求1所述的面阵电荷耦合器件封装用陶瓷外壳，其特征在于，陶瓷件（1）的封口面（4）采用抛光机或磨具进行磨抛；当芯片安装区（3）与封口面（4）共面时，芯片安装区（3）的磨抛方式同封口面（4）的磨抛方式；当芯片安装区（3）与封口面（4）不共面时，芯片安装区（3）的磨抛方式为磨具磨抛加工。3.根据权利要求1所述的面阵电荷耦合器件封装用陶瓷外壳，其特征在于，所述陶瓷件的正面（12）设有键合区（6）内嵌的凹槽（9），键合区（6）内嵌在凹槽（9）内。4.根据权利要求1所述的面阵电荷耦合器件封装用陶瓷外壳，其特征在于，所述陶瓷件背面（5）的针引线（2）的引出端设有凹槽，凹槽内嵌有焊盘（8），焊盘（8）的表面低于陶瓷件的背面，所述陶瓷件背面采用抛光机磨抛或磨具磨抛。5.根据权利要求1...

【专利技术属性】
技术研发人员：张倩，彭博，
申请(专利权)人：中国电子科技集团公司第十三研究所，
类型：发明
国别省市：河北,13