一种基于纹波预放大的全集成低压差线性稳压器制造技术

一种基于纹波预放大的全集成低压差线性稳压器，属于电源管理技术领域。跨导放大器的正向输入端连接基准电压Vref，其负向输入端连接反馈电压Vfb，其输出端连接跨阻放大器的负向输入端和误差放大器的负向输入端，跨阻放大器的正向输入端接地GND，其输出端接误差放大器的正向输入端；功率管MP的栅极连接误差放大器的输出端，其源极连接输入电压VIN，其漏极通过第一分压电阻Rf1和第二分压电阻Rf2的串联结构后接地GND，所述第一分压电阻Rf1和第二分压电阻Rf2的串联点输出反馈电压Vfb，密勒电容CL接在功率管MP的漏极和地GND之间；补偿电路接在功率管MP的漏极和第一分压电阻Rf1与第二分压电阻Rf2的串联点之间。本发明专利技术在实现快速瞬态响应的同时减小了密勒电容。

A fully integrated low dropout linear regulator based on ripple pre amplification

The utility model relates to a fully integrated low dropout linear voltage regulator based on ripple pre amplification, belonging to the technical field of power management. The positive input transconductance amplifier connected reference voltage Vref, the input end is connected with the negative feedback voltage Vfb, the output end is connected with the transimpedance amplifier negative input terminal of the error amplifier and the negative input, positive input transimpedance amplifier connected to the GND, the output end is connected with the positive input of the error amplifier the output end of the gate; MP power tube connection error amplifier, the source electrode is connected with the input voltage VIN, the drain through the resistor Rf1 and the first second divider resistor Rf2 series structure after grounding GND series output feedback voltage Vfb the first resistor Rf1 and second resistor Rf2 Miller, in power capacitor CL is connected between the drain of the MP tube and GND; the compensation circuit is connected between the drain and the first divider resistor Rf1 and second power tube MP resistor Rf2 series. The invention reduces the Miller capacitance while realizing fast transient response.

【技术实现步骤摘要】
一种基于纹波预放大的全集成低压差线性稳压器
本专利技术属于电源管理
，具体涉及一种低压差线性稳压器的设计。
技术介绍
低压差线性稳压器(LDO)作为电源管理芯片中重要的一类电路，以其低噪声、低成本、低功耗等特点被广泛应用于消费电子、医疗电子、航空航天等领域。LDO通过放大经输出反馈得来的误差信号来控制功率管，以提供输出电流驱动负载，其本质是根据输出电压来调节负载电流的压控电流源，如图1所示。传统的片上全集成LDO(Cap-lessLDO)包括误差放大器(EA)、功率管、电阻反馈网络、负载电容。基本工作原理为：电阻反馈网络采样输出电压，与基准电压差分放大，通过控制功率管来提供负载电流。传统片上LDO利用轻载下功率管高增益的特点，将密勒电容跨接在功率管栅漏来分离位于EA输出的主极点和LDO输出的次极点，以保证环路维持稳定。若轻载电流较小，次级点向低频靠近，则需要耗费大面积的密勒电容来分离主次极点，并且降低了环路增益带宽积GBW。由于EA的带宽、摆率(SR)限制，抽灌功率管栅电容需要经过一定的延迟，这个延迟时间内的负载电流由输出电容承担，造成输出电压undershoot较大、over本文档来自技高网...

【技术保护点】
一种基于纹波预放大的全集成低压差线性稳压器，包括误差放大器、功率管(MP)、密勒电容(CL)、第一分压电阻(Rf1)、第二分压电阻(Rf2)和补偿电路，功率管(MP)的栅极连接误差放大器的输出端，其源极连接输入电压(VIN)，其漏极通过第一分压电阻(Rf1)和第二分压电阻(Rf2)的串联结构后接地(GND)，所述第一分压电阻(Rf1)和第二分压电阻(Rf2)的串联点输出反馈电压(Vfb)，密勒电容(CL)接在功率管(MP)的漏极和地(GND)之间；其特征在于，补偿电路接在功率管(MP)的漏极和第一分压电阻(Rf1)与第二分压电阻(Rf2)的串联点之间；所述基于纹波预放大的全集成低压差线性稳压器...

【技术特征摘要】
1.一种基于纹波预放大的全集成低压差线性稳压器，包括误差放大器、功率管(MP)、密勒电容(CL)、第一分压电阻(Rf1)、第二分压电阻(Rf2)和补偿电路，功率管(MP)的栅极连接误差放大器的输出端，其源极连接输入电压(VIN)，其漏极通过第一分压电阻(Rf1)和第二分压电阻(Rf2)的串联结构后接地(GND)，所述第一分压电阻(Rf1)和第二分压电阻(Rf2)的串联点输出反馈电压(Vfb)，密勒电容(CL)接在功率管(MP)的漏极和地(GND)之间；其特征在于，补偿电路接在功率管(MP)的漏极和第一分压电阻(Rf1)与第二分压电阻(Rf2)的串联点之间；所述基于纹波预放大的全集成低压差线性稳压器还包括跨导放大器和跨阻放大器，跨导放大器的正向输入端连接基准电压(Vref)，其负向输入端连接反馈电压(Vfb)，其输出端连接跨阻放大器的负向输入端和误差放大器的负向输入端，跨阻放大器的正向输入端接地(GND)，其输出端接误差放大器的正向输入端。2.根据权利要求1所述的基于纹波预放大的全集成低压差线性稳压器，其特征在于，所述跨导放大器包括第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第四NMOS管(MN4)、第一PMOS管(MP1)、第二PMOS管(MP2)、第三PMOS管(MP3)、第四PMOS管(MP4)和第五PMOS管(MP5)，第二PMOS管(MP2)的栅极作为所述跨导放大器的负向输入端，第三PMOS管(MP3)的栅极作为所述跨导放大器的正向输入端；第一PMOS管(MP1)的漏极连接第二PMOS管(MP2)和第三PMOS管(MP3)的源极，其栅极接偏置电压(Vbias)；第一NMOS管(MN1)和第三NMOS管(MN3)构成一对电流镜，镜像比为1：K1；第二NMOS管(MN2)和第四NMOS管(MN4)构成一对电流镜，镜像比为1：K1；第一NMOS管(MN1)的栅漏短接并连接第二PMOS管(MP2)的漏极和第三NMOS管(MN3)的栅极；第二NMOS管(MN2)的栅漏短接并连接第三PMOS管(MP3)的漏极和第四NMOS管(MN4)的栅极；第五PMOS管(MP5)的栅漏短接并连接第三NMOS管(MN3)的漏极和第四PMOS管(MP4)的栅极；第四NMOS管(MN4)和第四PMOS管(MP4)的漏极互连并作为所述跨导放大器的输出端；第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第四NMOS管(MN4)的源极接地(GND)，第一PMOS管(MP1)、第四PMOS管(MP4)和第五PMOS管(MP5)的源极接输入电压(VIN)。3.根据权利要求2所述的基于纹波预放大的全集成低压差线性稳压器，其特征在于，所述跨阻放大器包括电阻(Rf)、第五NMOS管(MN5)和第六PMOS管(MP6)，第五NMOS管(MN5)和第六PMOS管(MP6)的栅极互连并作为所述跨阻放大器的负向输入端，第五NMOS管(MN5)和第六PMOS管(MP6)的漏极互连并作为所述跨阻放大器的输出端，第五NMOS管(MN5)的源极作为所述跨阻放大器的正向输入端，第六PMOS管(MP6)的源极接输入电压(VIN)，电阻(Rf)接在跨阻放大器的负向输入端和输出端之间。4.根据权利要求1或3所述的基于纹波预放大的全集成低压差线性稳压器，其特征在于，所述误差放大器包括第六NMOS管(MN6)、第七NMOS管(MN7)、第八NM...

【专利技术属性】
技术研发人员：明鑫，张家豪，张文林，高笛，张宣，王卓，张波，
申请(专利权)人：电子科技大学，电子科技大学广东电子信息工程研究院，
类型：发明
国别省市：四川,51