带隙基准电压源电路制造技术

本发明专利技术公开了一种带隙基准电压源电路，主要解决现有带隙基准电路使用运算放大器引入输入失调的问题。它由耗尽型NMOS管M1‑M3、NMOS管M8‑M11、PMOS管M4‑M7、M12、晶体管Q1‑Q3及电阻R1‑R2连接组成。其中晶体管Q2、Q3的基极连在电阻R1两端，这两个晶体管与M2、M3构成两个放大器，M4和M5的漏极作为这两个放大器的输出，并与M6‑M9、M11构成的LDO稳压电路相连，形成反馈调节回路；晶体管Q1的基极与集电极上方的电阻R1的上端相连，使晶体管Q1工作在饱和区。本发明专利技术电路结构简单，避免了使用运算放大器引起的输入电压失调，提高了电源抑制比和基准电压精度，可用于模拟集成电路。

Bandgap voltage reference circuit

The invention discloses a bandgap reference voltage source circuit, which mainly solves the problem that an input amplifier is introduced into an existing bandgap reference circuit by using an operational amplifier. It consists of the depletion mode NMOS tube and NMOS tube M1 M3 M8 M11, PMOS M4 M7, M12, Q1 and Q3 transistor resistor R1 R2 connected. The Q2 and Q3 base transistor connected to the resistor at both ends of R1, the two transistor and M2, M3 two M4 amplifier, and M5 drain as the output of the two amplifier, a voltage stabilizing circuit and connected to LDO M6 M9, M11 and, forming a feedback regulation loop; the upper end base transistor Q1 R1 at the top of the pole and the resistance collector connected to the Q1 transistor in the saturation region. The circuit of the invention has simple structure, avoids the input voltage imbalance caused by an operational amplifier, improves the power supply rejection ratio and the reference voltage accuracy, and can be used in analog integrated circuits.

【技术实现步骤摘要】
带隙基准电压源电路
本专利技术属于电路
，特别涉及一种电压源结构，可用于模拟集成电路。
技术介绍
带隙基准电路通常是用来提供基准电压。传统的带隙基准电压源，具体实现如图1所示，其由运算放大器EA、两个晶体管T1、T2和三个分压电阻R0-R2组成，第一个晶体管T1的基极与发射极电压VBE1和第二个晶体管T2的基极与发射极电压VBE2均拥有负温度特性。第一个晶体管T1的基极与运算放大器EA的正向端相连，因为运放的“虚短”特性，使第一分压电阻R0上端连接运放负向端的节点电压等于正向端电压VBE1，因此在第一分压电阻R0上得到具有正温度特性的电压差VBE1-VBE2。通过调整第一分压电阻R0和第二分压电阻R1的比例关系，使正负温度特性电压的温度系数叠加等于零，最终得到零温度系数的基准电压。但是，这种传统带隙基准电路中的运算放大器会引入输入失调电压，从而影响系统的输出，此外，电路中的电源噪声很容易造成带隙基准电路不稳定。
技术实现思路
本专利技术的目的在于针对上述现有技术的不足，提供了一种带隙基准电压源电路，以避免输入失调电压的产生，提高输出基准电压的精度，减小电源噪声对基准电压稳定性的影响本文档来自技高网...

【技术保护点】
一种带隙基准电压源电路，包括：核心电路和启动电路，电路在上电时启动电路会驱使核心电路摆脱简并偏置点，核心电路工作后启动电路关闭，其特征在于：核心电路包括放大单元和LDO稳压单元，所述放大单元，其包括两个晶体管Q2‑Q3、两个耗尽型NMOS管M2‑M3、两个PMOS管M4‑M5；第二晶体管Q2和第三晶体管Q3的基极分别连接在第一分压电阻R1的两端，得到正温度系数特性的电压差，这两个晶体管Q2、Q3分别与第二耗尽型NMOS管M2和第三耗尽型NMOS管M3串联，构成两个共源级放大器，用于对输入的变化电压进行放大；该两个共源级放大器分别与第四PMOS管M4和第五PMOS管M5的漏极串联连接，构成全差分...

【技术特征摘要】
1.一种带隙基准电压源电路，包括：核心电路和启动电路，电路在上电时启动电路会驱使核心电路摆脱简并偏置点，核心电路工作后启动电路关闭，其特征在于：核心电路包括放大单元和LDO稳压单元，所述放大单元，其包括两个晶体管Q2-Q3、两个耗尽型NMOS管M2-M3、两个PMOS管M4-M5；第二晶体管Q2和第三晶体管Q3的基极分别连接在第一分压电阻R1的两端，得到正温度系数特性的电压差，这两个晶体管Q2、Q3分别与第二耗尽型NMOS管M2和第三耗尽型NMOS管M3串联，构成两个共源级放大器，用于对输入的变化电压进行放大；该两个共源级放大器分别与第四PMOS管M4和第五PMOS管M5的漏极串联连接，构成全差分放大电路，并将全差分放大电路的输出作为LDO稳压单元的输入；所述LDO稳压单元，其包括两个PMOS管M6-M7、两个NMOS管M8-M9、一个耗尽型NMOS管M1、一个晶体管Q1以及两个分压电阻R1、R2；第六PMOS管M6和第七PMOS管M7作为LDO稳压单元的输入分别与第八NMOS管M8和第九NMOS管M9串联，第七PMOS管M7和第九NMOS管M9的共漏端与第一耗尽型NM...

【专利技术属性】
技术研发人员：王松林，王辉，冯爽，毛金华，周志辉，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西,61