阵列基板及其制备方法、像素电路和显示面板技术

本发明专利技术公开了一种阵列基板及其制备方法、像素电路和显示面板。阵列基板包括设置在基底上的薄膜晶体管和像素电极，还包括可调存储电容和电容调节控制线，所述可调存储电容包括第一电极、第二电极以及夹设在所述第一电极与第二电极之间的半导体介质层，所述第一电极与所述电容调节控制线连接，所述第二电极与所述薄膜晶体管的漏电极或像素电极连接。本发明专利技术通过设置可调存储电容，且使得可调存储电容的电容值变化与耦合电容和液晶电容在薄膜晶体管开启和关闭时的变化相匹配，改善了像素馈通电压的不稳定性，从而解决了现有液晶面板存在的闪烁、交叉噪声、残像等画面品质问题。

Array substrate, method for producing the same, pixel circuit, and display panel

The invention discloses an array substrate and a preparation method thereof, a pixel circuit and a display panel. The array substrate includes a thin film transistor disposed on the substrate and a pixel electrode, including adjustable capacitor and capacitor control line, the adjustable storage capacitor includes a first electrode, a second electrode and clamped in the semiconductor layer between the first electrode and the second electrode, the first electrode and the capacitor connected regulation the control line, a drain electrode and the pixel electrodes connected to the second electrode and the thin film transistor. The invention can be adjusted by setting the storage capacitance, and the capacitance adjustable storage capacitance value and coupling capacitance and the liquid crystal capacitance change open and shut down when the match in the thin film transistor, improved pixel feed through voltage instability, so as to solve the problem in existing LCD panel, flicker noise, such as residual cross picture quality problems.

【技术实现步骤摘要】

本专利技术涉及显示
，尤其涉及一种阵列基板及其制备方法、像素电路和显示面板。
技术介绍
液晶面板是液晶显示器(LiquidCrystalDisplay，LCD)中的重要部件，一般包括对盒设置的阵列基板和彩膜基板，其间填充液晶分子。薄膜晶体管矩阵(ThinFilmTransistorArray，TFTArray)是液晶显示器不可获缺的重要显示组件，薄膜晶体管矩阵主要是由多个像素单元(pixelunit)、多条扫描线(scanline)以及多条数据线(dataline)组成，每个像素单元包括薄膜晶体管、液晶电容(LiquidCrystalCapacitor，CLC)、耦合电容以及存储电容(StorageCapacitor，CS)。经本申请专利技术人研究发现，现有液晶面板存在闪烁、交叉噪声、残像等画面品质问题。
技术实现思路
本专利技术实施例所要解决的技术问题是，提供一种阵列基板及其制备方法、像素电路和显示面板，以解决现有液晶面板存在的闪烁、交叉噪声、残像等画面品质问题。为了解决上述技术问题，本专利技术实施例提供了一种阵列基板，包括设置在基底上的薄膜晶体管和像素电极，还包括可调存储电容和电容调节控制线，所述可调存储电容包括第一电极、第二电极以及夹设在所述第一电极与第二电极之间的半导体介质层，所述第一电极与所述电容调节控制线连接，所述第二电极与所述薄膜晶体管的漏电极或像素电极连接。可选地，所述第一电极和电容调节控制线与所述薄膜晶体管的栅电极同层设置；所述半导体介质层与所述薄膜晶体管的有源层同层设置；所述第二电极与所述薄膜晶体管的漏电极或所述像素电极同层设置。可选地，所述第一电极、第二电极和半导体介质层在基底上的正投影重叠。为了解决上述技术问题，本专利技术实施例还提供了一种阵列基板的制备方法，包括：在基底上形成薄膜晶体管、像素电极、可调存储电容和电容调节控制线，所述可调存储电容包括第一电极、第二电极以及夹设在所述第一电极与所述第二电极之间的半导体介质层，所述第一电极与所述电容调节控制线连接，所述第二电极与所述薄膜晶体管的漏电极或像素电极连接。可选地，所述在基底上形成薄膜晶体管、像素电极、可调存储电容和电容调节控制线，包括：在基底上形成栅电极、第一电极和电容调节控制线，所述第一电极与所述电容调节控制线连接；形成覆盖所述栅电极、第一电极和电容调节控制线的栅绝缘层；在栅绝缘层上形成有源层和半导体介质层；形成源电极、漏电极和第二电极，所述第二电极与所述漏电极连接；形成覆盖所述源电极、漏电极和第二电极的层间绝缘层；在层间绝缘层上形成像素电极。可选地，所述在基底上形成薄膜晶体管、像素电极、可调存储电容和电容调节控制线，包括：在基底上形成栅电极、第一电极和电容调节控制线，所述第一电极与所述电容调节控制线连接；形成覆盖所述栅电极、第一电极和电容调节控制线的栅绝缘层；在栅绝缘层上形成有源层和半导体介质层；形成源电极和漏电极；形成覆盖所述源电极和漏电极的层间绝缘层；在层间绝缘层上形成像素电极和第二电极，所述第二电极与所述像素电极连接。本专利技术实施例还提供了一种像素电路，包括薄膜晶体管和像素电极，还包括可调存储电容和电容调节控制线，所述电容调节控制器用于调节所述可调存储电容两个电极之间的电压差，改变所述可调存储电容的电容值。可选地，所述可调存储电容包括第一电极、第二电极以及夹设在所述第一电极与第二电极之间的半导体介质层，所述第一电极与所述电容调节控制线连接，所述第二电极与所述薄膜晶体管的漏电极或像素电极连接。可选地，所述第一电极和电容调节控制线与所述薄膜晶体管的栅电极同层设置；所述半导体介质层与所述薄膜晶体管的有源层同层设置；所述第二电极与所述薄膜晶体管的漏电极或所述像素电极同层设置；所述第一电极、第二电极和半导体介质层在基底上的正投影重叠。本专利技术实施例还提供了一种显示面板，包括前述的阵列基板，或包括前述的像素电路。本专利技术实施例提供了一种阵列基板及其制备方法、像素电路和显示面板，通过设置可调存储电容，且使得可调存储电容的电容值变化与耦合电容和液晶电容在薄膜晶体管开启和关闭时的变化相匹配，改善了像素馈通电压的不稳定性，从而解决了现有液晶面板存在的闪烁、交叉噪声、残像等画面品质问题。本专利技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本专利技术而了解。本专利技术的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。附图说明附图用来提供对本专利技术技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本专利技术的技术方案，并不构成对本专利技术技术方案的限制。图1为本专利技术实施例的阵列基板的等效电路图；图2为可调存储电容的两个电极之间的压差VG与电容值Cst1的关系曲线图；图3为实施例一的阵列基板的俯视结构示意图；图4为图3中沿A-A的截面示意图；图5为实施例一的形成栅电极和第一电极后的结构示意图；图6为实施例一的形成栅绝缘层后的结构示意图；图7为实施例一的形成有源层和半导体介质层后的结构示意图；图8为实施例一的形成源电极、漏电极和第二电极后的结构示意图；图9为实施例二的阵列基板的俯视结构示意图；图10为图9中沿B-B的截面示意图；图11为实施例二的形成源电极和漏电极后的结构示意图；图12为实施例二的形成层间绝缘层后的结构示意图；图13为实施例二的形成像素电极和第二电极后的结构示意图。附图标记说明：10-基底；11-栅电极；12-有源层；13-源电极；14-漏电极；15-第一电极；16-半导体介质层；17-第二电极；18-电容调节控制线；19-像素电极；22-栅线；23-数据线；30-栅绝缘层；40-层间绝缘层；100-薄膜晶体管；200-可调存储电容。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚明白，下文中将结合附图对本专利技术的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。像素馈通电压ΔVp可以通过以下方程式来表达：ΔVp＝Cgd*(VGH-VGL)/(Cgd+Clc+Cst)其中，ΔVp为像素馈通电压，Cgd为栅电极和源漏极之间的耦合电容，Clc为液晶电容，Cst为存储电容，VGH为开启电压，VGL为关闭电压。经本申请专利技术人研究发现，现有薄膜晶体管在开启ON和关闭OFF过程中，Cgd和Clc会发生变化，从而导致ΔVp在薄膜晶体管的ON和OFF时波动，进而导致闪烁、交叉噪声、残像等画面品质问题。而现有设计中，通常将公共电极和像素电极之间的电容作为存储电容，一旦阵列基板制作完成，固定形状的公共电极和像素电极所形成的存储电容为固定值，因此ΔVp的不稳定性无法避免。因此，本申请提出了一种设置有可调存储电容的阵列基板和像素电路，通过调节可调存储电容在薄膜晶体管ON和OFF时的大小，来消除Cgd和Clc的变化，从而稳定ΔVp。图1为本专利技术实施例的像素电路的等效电路图。如图1所示，该阵列基板包括设置在基底上的栅线22、数据线23、薄膜晶体管和像素电极，还包括可调存储电容200和电容调节控制线18，其中可调存储电容200包括第一电极、第二电极以及夹设在第一电极和第二电极之间的半导体介质层，第一电极与电容调节控制线18连接，第二本文档来自技高网...

【技术保护点】
一种阵列基板，包括设置在基底上的薄膜晶体管和像素电极，其特征在于，还包括可调存储电容和电容调节控制线，所述可调存储电容包括第一电极、第二电极以及夹设在所述第一电极与第二电极之间的半导体介质层，所述第一电极与所述电容调节控制线连接，所述第二电极与所述薄膜晶体管的漏电极或像素电极连接。

【技术特征摘要】
1.一种阵列基板，包括设置在基底上的薄膜晶体管和像素电极，其特征在于，还包括可调存储电容和电容调节控制线，所述可调存储电容包括第一电极、第二电极以及夹设在所述第一电极与第二电极之间的半导体介质层，所述第一电极与所述电容调节控制线连接，所述第二电极与所述薄膜晶体管的漏电极或像素电极连接。2.根据权利要求1所述的阵列基扳，其特征在于，所述第一电极和电容调节控制线与所述薄膜晶体管的栅电极同层设置；所述半导体介质层与所述薄膜晶体管的有源层同层设置；所述第二电极与所述薄膜晶体管的漏电极或所述像素电极同层设置。3.根据权利要求1所述的阵列基板，其特征在于，所述第一电极、第二电极和半导体介质层在基底上的正投影重叠。4.一种阵列基板的制备方法，其特征在于，包括：在基底上形成薄膜晶体管、像素电极、可调存储电容和电容调节控制线，所述可调存储电容包括第一电极、第二电极以及夹设在所述第一电极与所述第二电极之间的半导体介质层，所述第一电极与所述电容调节控制线连接，所述第二电极与所述薄膜晶体管的漏电极或像素电极连接。5.根据权利要求4所述的阵列基板的制备方法，其特征在于，所述在基底上形成薄膜晶体管、像素电极、可调存储电容和电容调节控制线，包括：在基底上形成栅电极、第一电极和电容调节控制线，所述第一电极与所述电容调节控制线连接；形成覆盖所述栅电极、第一电极和电容调节控制线的栅绝缘层；在栅绝缘层上形成有源层和半导体介质层；形成源电极、漏电极和第二电极，所述第二电极与所述漏电极连接；形成覆盖所述源电极、漏电极...

【专利技术属性】
技术研发人员：王骏，黄中浩，赵永亮，林承武，
申请(专利权)人：京东方科技集团股份有限公司，重庆京东方光电科技有限公司，
类型：发明
国别省市：北京;11