半导体集成电路装置的制造方法及半导体集成电路装置制造方法及图纸
【技术实现步骤摘要】
【国外来华专利技术】半导体集成电路装置的制造方法及半导体集成电路装置
本专利技术涉及一种半导体集成电路装置的制造方法及半导体集成电路装置。
技术介绍
以往，被考虑的是，在存储器栅极的一侧壁夹着由绝缘部件构成的侧壁隔片而形成侧壁状的选择栅极的存储器单元(例如，参照专利文献1)。另外，近年来，还被考虑的是，在侧壁状的第一选择栅极与第二选择栅极之间夹着侧壁隔片配置有存储器栅极、且可以独立地控制第一选择栅极和第二选择栅极的存储器单元。这种存储器单元被构成为，在设置有存储器栅极的存储器栅构造体还设置有电荷存储层，通过向该电荷存储层注入电荷来写入数据，或者通过抽出电荷存储层的电荷来擦除数据。实际上，后者的存储器单元中，当向电荷存储层注入电荷时，包括第二选择栅极的第二选择栅构造体中阻断源电压的同时通过包括第一选择栅极的第一选择栅构造体向存储器栅构造体的沟道层施加低电压的位电压。此时，存储器栅构造体中，高电压的存储器栅电压施加到存储器栅极，通过因位电压与存储器栅电压的电压差而产生的量子隧道效应，可向电荷存储层注入电荷。具有这种结构的存储器单元以矩阵形状配置的半导体集成电路装置中，被施加有高电压的存储...
【技术保护点】
一种半导体集成电路装置的制造方法，所述半导体集成电路装置包括：存储器电路区域，在所述存储器电路区域形成有存储器单元，在所述存储器单元中，在具有第一选择栅极的第一选择栅构造体与具有第二选择栅极的第二选择栅构造体之间夹着侧壁隔片配置有存储器栅构造体；周边电路区域，在所述周边电路区域形成有周边电路的逻辑栅构造体，所述半导体集成电路装置的制造方法的特征在于，包括：侧壁隔片形成工序，在所述存储器电路区域形成依次层叠有下部栅绝缘膜、电荷存储层、上部栅绝缘膜及存储器栅极的所述存储器栅构造体后，以覆盖所述存储器栅构造体的方式形成所述侧壁隔片；导电层形成工序，在形成有所述存储器栅构造体的所述...
【技术特征摘要】
【国外来华专利技术】2014.10.15 JP 2014-2110961.一种半导体集成电路装置的制造方法，所述半导体集成电路装置包括：存储器电路区域，在所述存储器电路区域形成有存储器单元，在所述存储器单元中，在具有第一选择栅极的第一选择栅构造体与具有第二选择栅极的第二选择栅构造体之间夹着侧壁隔片配置有存储器栅构造体；周边电路区域，在所述周边电路区域形成有周边电路的逻辑栅构造体，所述半导体集成电路装置的制造方法的特征在于，包括：侧壁隔片形成工序，在所述存储器电路区域形成依次层叠有下部栅绝缘膜、电荷存储层、上部栅绝缘膜及存储器栅极的所述存储器栅构造体后，以覆盖所述存储器栅构造体的方式形成所述侧壁隔片；导电层形成工序，在形成有所述存储器栅构造体的所述存储器电路区域、和所述周边电路区域，依次层叠栅绝缘膜和导电层；导电层图案化工序，使所述周边电路区域的所述导电层照原样残留的同时，通过对所述存储器电路区域的所述导电层进行回蚀，由此形成沿所述侧壁隔片周边环绕所述存储器栅极的侧壁形状的环绕导电层；栅极形成工序，利用通过光掩膜被图案化的抗蚀剂，对所述周边电路区域的所述导电层进行图案化处理，由此在所述栅绝缘膜上形成所述逻辑栅构造体的逻辑栅极，同时照原样利用所述抗蚀剂而去除所述存储器电路区域中的一部分所述环绕导电层以使所述环绕导电层分断，由此形成所述第一选择栅极和与所述第一选择栅极电隔离的所述第二选择栅极。2.根据权利要求1所述的半导体集成电路装置的制造方法，其特征在于，在所述侧壁隔片工序之前，包括：第一光掩膜加工工序，在所述第一光掩膜加工工序中，通过利用所述存储器电路区域加工专用的第一光掩膜被图案化的抗蚀剂，向所述存储器电路区域的所述存储器栅构造体的形成预定区域注入杂质，从而形成沟道形成层；所述侧壁隔片形成工序包括：第二光掩膜加工工序，在所述第二光掩膜加工工序中，在所述上部栅绝缘膜上形成存储器栅极用导电层后，通过利用所述存储器电路区域加工专用的第二光掩膜被图案化的抗蚀剂，对所述存储器栅极用导电层进行图案化处理，由此形成所述存储器栅极，所述导电层图案化工序包括：接触器形成用光掩膜加工工序，在所述接触器形...
【专利技术属性】
技术研发人员：谷口泰弘，川嶋泰彦，葛西秀男，樱井良多郎，品川裕，奥山幸祐，
申请(专利权)人：株式会社佛罗迪亚，
类型：发明
国别省市：日本,JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。