存储器单元、非易失性半导体存储装置及非易失性半导体存储装置的制造方法制造方法及图纸

本发明专利技术所涉及的存储器单元(MC)中，即使提高鳍部(S2)内的杂质浓度来在鳍部(S2)表面使漏极区域(12a)和源极区域(12b)靠近以实现小型化，通过选定鳍部(S2)的形状，从而也能够使存储器栅极(MG)与鳍部(S2)之间的电位差变小，抑制干扰的发生，由此，存储器单元(MC)能够实现小型化的同时，抑制干扰的发生。

【技术实现步骤摘要】
【国外来华专利技术】存储器单元、非易失性半导体存储装置及非易失性半导体存储装置的制造方法
本专利技术涉及一种存储器单元、非易失性半导体存储装置及非易失性半导体存储装置的制造方法。
技术介绍
现有技术中，特开2011-129816号公报(专利文献1)中公开有一种在两个选择栅极构造体之间配置有存储器栅极构造体的存储器单元(专利文献1，参照图15)。实际上，该存储器单元包括连接有位线的漏极区域和连接有源极线的源极区域，在所述漏极区域与源极区域之间的半导体基板上，依次配置形成有第一选择栅极构造体、存储器栅极构造体及第二选择栅极构造体。具有这种结构的存储器单元中，在存储器栅极构造体上设置有由绝缘材料包围的电荷存储层，通过向所述电荷存储层注入电荷来写入数据，或者通过抽出电荷存储层的电荷来擦除数据。实际上，在这种存储器单元中，向电荷存储层注入电荷时，在与源极线连接的第二选择栅极构造体中阻断电压，同时通过第一选择栅极构造体向存储器栅极构造体的沟道层施加来自位线的低电压的位电压。此时，存储器栅极构造体中，在存储器栅极上施加有高电压的存储器栅电压，通过基于位电压与存储器栅电压之间的电压差产生的量子隧道效应，向电荷存储层注入电荷。在由具有这种结构的多个存储器单元以矩阵状配置的非易失性半导体存储装置中，向各存储器栅极施加电压的存储器栅极线由多个存储器单元共用，因此为了向预定的存储器单元的电荷存储层注入电荷而向存储器栅极线施加高电压的电荷存储栅电压时，也会向共用所述存储器栅极线的其他存储器单元的存储器栅极施加高电压的电荷存储栅电压。因此，在不向电荷存储层注入电荷的存储器单元中，例如向存储器栅极构造体的沟道层施加高电压的位电压，使得存储器栅极与沟道层的电压差变小，从而即使向存储器栅极线施加高电压的电荷存储栅电压，也能够阻止向电荷存储层的电荷的注入。现有技术文献专利文献专利文献1：特开2011-129816号公报
技术实现思路
专利技术要解决的课题但是，在不向电荷存储层注入电荷的存储器单元中，当高电压的电荷存储栅电压被施加到存储器栅极线时，不能仅阻止向电荷存储层的电荷的注入，此时，不期望的电荷会注入到电荷存储层，导致电荷存储层的电荷存储状态变动的现象(以下，称其为干扰)发生，因此需要采取对策防止其发生。此外，在这种非易失性半导体存储装置中，多个存储器单元以矩阵状配置，因此即使对干扰而导致的不良现象采取对策的情况下，实现存储器单元的小型化也是重要，以便在有限的面积内配置更多的存储器单元。因此，本专利技术是考虑以上的问题而提出的，其目的在于，提供一种在实现小型化的同时能够抑制干扰的发生的存储器单元、非易失性半导体存储装置及非易失性半导体存储装置的制造方法。为解决课题的技术手段用于解决上述问题的本专利技术的存储器单元，其特征在于，包括：半导体基板，由绝缘层覆盖；鳍部，以从所述绝缘层突出的方式形成在所述半导体基板上；存储器栅极构造体，层叠有下部存储器栅极绝缘膜、电荷存储层、上部存储器栅极绝缘膜及存储器栅极，并以横跨所述鳍部的方式形成在所述绝缘层上；第一选择栅极构造体，在第一选择栅极绝缘膜上设置有第一选择栅极，沿形成在所述存储器栅极构造体的一侧侧壁的一侧壁隔板，以横跨所述鳍部的方式形成在所述绝缘层上；第二选择栅极构造体，在第二选择栅极绝缘膜上设置有第二选择栅极，沿形成在所述存储器栅极构造体的另一侧侧壁的另一侧壁隔板，以横跨所述鳍部的方式形成在所述绝缘层上；漏极区域，在与所述第一选择栅极构造体邻接的所述鳍部的表面，以与所述第一选择栅极绝缘的方式设置，并电连接有位线；源极区域，在与所述第二选择栅极构造体邻接的所述鳍部的表面，以与所述第二选择栅极绝缘的方式设置，并电连接有源极线，所述第一选择栅极构造体、所述存储器栅极构造体及所述第二选择栅极构造体设置在所述漏极区域与所述源极区域之间，当将作为从所述鳍部的上表面到所述绝缘层上的所述存储器栅极的底面的距离的所述鳍部的电极内突出高度以Hfin表示，所述第一选择栅极构造体和所述第二选择栅极构造体横跨所述鳍部的方向的所述鳍部的宽度以Wfin表示时，Hfin＞Wfin，写入选择时，通过基于所述存储器栅极与所述鳍部之间的电压差产生的量子隧道效应，向所述电荷存储层注入电荷，写入非选择时，通过形成在所述鳍部内的耗尽层，阻止向所述电荷存储层内的电荷注入。此外，根据本专利技术的非易失性半导体存储装置，其特征在于，在存储器栅极上连接有存储器栅极线的存储器单元以矩阵状配置，所述存储器单元为上述的存储器单元，以矩阵状配置的多个所述存储器单元共用所述存储器栅极线。专利技术的效果根据本专利技术的存储器单元、非易失性半导体存储装置及非易失性半导体存储装置的制造方法，可以提供如下的存储器单元：在阻止向电荷存储层的电荷注入时，通过第一选择栅极构造体，阻断被存储器栅极构造体包围的鳍部内和位线的电连接，通过第二选择栅极构造体，阻断被存储器栅极构造体包围的鳍部内和源极线的电连接，因此能够在鳍部表面形成耗尽层，并通过所述耗尽层，使所存储器栅极与鳍部之间的电位差变小。由此，在本专利技术中，即使提高鳍部内的杂质浓度来在鳍部表面使漏极区域和源极区域靠近以实现小型化，由于以在整个鳍部内形成耗尽层的方式选定鳍部的形状，从而也能够使存储器栅极与鳍部之间的电位差变小，进一步使耗尽层的电场也变小，从而能够抑制干扰的发生。此外，本专利技术的存储器单元中，能够将第一选择栅极构造体、存储器栅极构造体及第二选择栅极构造体的各栅极宽度替代为鳍部的高度，因此虽然高度增加了相当于鳍部的高度，但是可以相应地缩小第一选择栅极构造体、存储器栅极构造体及第二选择栅极构造体的各栅极宽度方向的形成面积，相应地能够实现小型化。顺便说一下，本专利技术的存储器单元中，在阻止向电荷存储层的电荷注入时，只要向位线和源极线施加能够阻断被存储器栅极构造体包围的鳍部内和位线(源极线)的电连接的电压即可。因此，本专利技术的存储器单元中，不受施加到存储器栅极的电荷存储栅电压的限制，能够降低位线和源极线的电压值，相应地能够使第一选择栅极构造体的第一选择栅极绝缘膜和第二选择栅极构造体的第二选择栅极绝缘膜的各膜厚度变薄，能够实现高速动作。附图说明图1是示出存储器单元的结构(1)的立体图。图2是示出非易失性半导体存储装置的平面布局的示意图。图3A是示出图2的A-A’部分的剖面结构的示意图，图3B是示出图2的B-B’部分的剖面结构的示意图。图4A是示出图2的C-C’部分的存储器单元的剖面结构的示意图，图4B是示出图2的D-D’部分的存储器单元的剖面结构的示意图。图5是示出多个存储器单元以矩阵状配置的非易失性半导体存储装置的电路结构的示意图。图6是示出数据的写入动作时、数据的读取动作时、以及数据的擦除动作时的各部位的电压值的一例的表。图7是用于说明写入非选择存储器单元的电位的示意图。图8是示出非易失性半导体存储装置的制造工序(1)的示意图。图9A是示出非易失性半导体存储装置的制造工序(2)的示意图，图9B是示出图9A的E-E’部分的剖面结构的示意图，图9C是示出非易失性半导体存储装置的制造工序(3)的示意图，图9D是示出图9C的E-E’部分的剖面结构的示意图。图10A是示出图9D所示的位置的非易失性半导体存储装置的制造工序(1)的示意图，图10B是示出图9D所示的位置本文档来自技高网...

【技术保护点】
1.一种存储器单元，其特征在于，包括：半导体基板，由绝缘层覆盖；鳍部，以从所述绝缘层突出的方式形成在所述半导体基板上；存储器栅极构造体，层叠有下部存储器栅极绝缘膜、电荷存储层、上部存储器栅极绝缘膜及存储器栅极，并以横跨所述鳍部的方式形成在所述绝缘层上；第一选择栅极构造体，在第一选择栅极绝缘膜上设置有第一选择栅极，沿形成在所述存储器栅极构造体的一侧侧壁的一侧壁隔板，以横跨所述鳍部的方式形成在所述绝缘层上；第二选择栅极构造体，在第二选择栅极绝缘膜上设置有第二选择栅极，沿形成在所述存储器栅极构造体的另一侧侧壁的另一侧壁隔板，以横跨所述鳍部的方式形成在所述绝缘层上；漏极区域，在与所述第一选择栅极构造体邻接的所述鳍部的表面，以与所述第一选择栅极绝缘的方式设置，并电连接有位线；源极区域，在与所述第二选择栅极构造体邻接的所述鳍部的表面，以与所述第二选择栅极绝缘的方式设置，并电连接有源极线，所述第一选择栅极构造体、所述存储器栅极构造体及所述第二选择栅极构造体设置在所述漏极区域与所述源极区域之间，当将作为从所述鳍部的上表面到所述绝缘层上的所述存储器栅极的底面的距离的所述鳍部的电极内突出高度以Hfin表示，所述第一选择栅极构造体和所述第二选择栅极构造体横跨所述鳍部的方向的所述鳍部的宽度以Wfin表示时，Hfin＞Wfin，写入选择时，通过基于所述存储器栅极与所述鳍部之间的电压差产生的量子隧道效应，向所述电荷存储层注入电荷，写入非选择时，通过形成在所述鳍部内的耗尽层，阻止向所述电荷存储层内的电荷注入。...

【技术特征摘要】
【国外来华专利技术】2015.12.18 JP 2015-247812;2016.08.24 JP 2016-164001.一种存储器单元，其特征在于，包括：半导体基板，由绝缘层覆盖；鳍部，以从所述绝缘层突出的方式形成在所述半导体基板上；存储器栅极构造体，层叠有下部存储器栅极绝缘膜、电荷存储层、上部存储器栅极绝缘膜及存储器栅极，并以横跨所述鳍部的方式形成在所述绝缘层上；第一选择栅极构造体，在第一选择栅极绝缘膜上设置有第一选择栅极，沿形成在所述存储器栅极构造体的一侧侧壁的一侧壁隔板，以横跨所述鳍部的方式形成在所述绝缘层上；第二选择栅极构造体，在第二选择栅极绝缘膜上设置有第二选择栅极，沿形成在所述存储器栅极构造体的另一侧侧壁的另一侧壁隔板，以横跨所述鳍部的方式形成在所述绝缘层上；漏极区域，在与所述第一选择栅极构造体邻接的所述鳍部的表面，以与所述第一选择栅极绝缘的方式设置，并电连接有位线；源极区域，在与所述第二选择栅极构造体邻接的所述鳍部的表面，以与所述第二选择栅极绝缘的方式设置，并电连接有源极线，所述第一选择栅极构造体、所述存储器栅极构造体及所述第二选择栅极构造体设置在所述漏极区域与所述源极区域之间，当将作为从所述鳍部的上表面到所述绝缘层上的所述存储器栅极的底面的距离的所述鳍部的电极内突出高度以Hfin表示，所述第一选择栅极构造体和所述第二选择栅极构造体横跨所述鳍部的方向的所述鳍部的宽度以Wfin表示时，Hfin＞Wfin，写入选择时，通过基于所述存储器栅极与所述鳍部之间的电压差产生的量子隧道效应，向所述电荷存储层注入电荷，写入非选择时，通过形成在所述鳍部内的耗尽层，阻止向所述电荷存储层内的电荷注入。2.一种存储器单元，其特征在于，包括：半导体基板，由绝缘层覆盖；鳍部，以从所述绝缘层突出的方式形成在所述半导体基板上；存储器栅极构造体，层叠有下部存储器栅极绝缘膜、电荷存储层、上部存储器栅极绝缘膜及存储器栅极，并以横跨所述鳍部的方式形成在所述绝缘层上；第一选择栅极构造体，在第一选择栅极绝缘膜上设置有第一选择栅极，沿形成在所述存储器栅极构造体的一侧侧壁的一侧壁隔板，以横跨所述鳍部的方式形成在所述绝缘层上；第二选择栅极构造体，在第二选择栅极绝缘膜上设置有第二选择栅极，沿形成在所述存储器栅极构造体的另一侧侧壁的另一侧壁隔板，以横跨所述鳍部的方式形成在所述绝缘层上；漏极区域，在与所述第一选择栅极构造体邻接的所述鳍部的表面，以与所述第一选择栅极绝缘的方式设置，并电连接有位线；源极区域，在与所述第二选择栅极构造体邻接的所述鳍部的表面，以与所述第二选择栅极绝缘的方式设置，并电连接有源极线，所述第一选择栅极构造体、所述存储器栅极构造体及所述第二选择栅极构造体设置在所述漏极区域与所述源极区域之间，所述存储器栅极与所述第一选择栅极之间的距离以及所述存储器栅极与所述第二选择栅极之间的距离为5nm以上且40nm以下，所述第一选择栅极绝缘膜和所述第二选择栅极绝缘膜的膜厚度为3nm以下。3.一种存储器单元，其特征在于，包括：半导体基板，由绝缘层覆盖；鳍部，以从所述绝缘层突出的方式形成在所述半导体基板上；存储器栅极构造体，层叠有下部存储器栅极绝缘膜、电荷存储层、上部存储器栅极绝缘膜及存储器栅极，并以横跨所述鳍部的方式形成在所述绝缘层上；第一选择栅极构造体，在第一选择栅极绝缘膜上设置有第一选择栅极，沿形成在所述存储器栅极构造体的一侧侧壁的一侧壁隔板，以横跨所述鳍部的方式形成在所述绝缘层上；第二选择栅极构造体，在第二选择栅极绝缘膜上设置有第二选择栅极，沿形成在所述存储器栅极构造体的另一侧侧壁的另一侧壁隔板，以横跨所述鳍部的方式形成在所述绝缘层上；漏极区域，在与所述第一选择栅极构造体邻接的所述鳍部的表面，以与所述第一选择栅极绝缘的方式设置，并电连接有位线；源极区域，在与所述第二选择栅极构造体邻接的所述鳍部的表面，以与所述第二选择栅极绝缘的方式设置，并电连接有源极线，所述第一选择栅极构造体、所述存储器栅极构造体及所述第二选择栅极构造体设置在所述漏极区域与所述源极区域之间，所述存储器栅极构造体包括覆盖所述鳍部的上表面的盖绝缘膜，在所述盖绝缘膜上，层叠有所述下部存储器栅极绝缘膜、所述电荷存储层、所述上部存储器栅极绝缘膜及所述存储器栅极。4.一种存储器单元，其特征在于，包括：半导体基板，由绝缘层覆盖；鳍部，以从所述绝缘层突出的方式形成在所述半导体基板上；存储器栅极构造体，层叠有下部存储器栅极绝缘膜、电荷存储层、上部存储器栅极绝缘膜及存储器栅极，并以横跨所述鳍部的方式形成在所述绝缘层上；第一选择栅极构造体，在第一选择栅极绝缘膜上设置有第一选择栅极，沿形成在所述存储器栅极构造体的一侧侧壁的一侧壁隔板，以横跨所述鳍部的方式形成在所述绝缘层上；第二选择栅极构造体，在第二选择栅极绝缘膜上设置有第二选择栅极，沿形成在所述存储器栅极构造体的另一侧侧壁的另一侧壁隔板，以横跨所述鳍部的方式形成在所述绝缘层上；漏极区域，在与所述第一选择栅极构造体邻接的所述鳍部的表面，以与所述第一选择栅极绝缘的方式设置，并电连接有位线；源极区域，在与所述第二选择栅极构造体邻接的所述鳍部的表面，以与所述第二选择栅极绝缘的方式设置，并电连接有源极线，所述第一选择栅极构造体、所述存储器栅极构造体及所述第二选择栅极构造体设置在所述漏极区域与所述源极区域之间，所述存储器栅极构造体包括覆盖所述鳍部的上表面的盖绝缘膜，所述盖绝缘膜作为所述下部存储器栅极绝缘膜设置在所述鳍部的上表面，在所述盖绝缘膜上，层叠有所述电荷存储层、所述上部存储器栅极绝缘膜及所述存储器栅极。5.根据权利要求1至4中任一项所述的存储器单元，其特征在于，当将所述第一选择栅极构造体和所述第二选择栅极构造体横跨所述鳍部的方向的所述鳍部的宽度以Wfin表示，将与所述第一选择栅极构造体和所述第二选择栅极构造体横跨所述鳍部的方向垂直，且所述鳍部延伸设置的方向的所述第一选择栅极的栅极长度以L1表示，所述第二选择栅极的栅极长度以L2表示时，L1≦1.5·Wfin，L2≦1.5·Wfin。6.根据权利要求1至5中任一项所述的存储器单元，其特征在于，从所述半导体基板到所述存储器栅极的下表面的距离大于从所述半导体基板到所述第一选择栅极和所述第二选择栅极的各下表面的距离，所述第一选择栅极和所述第二选择栅极的各下表面位置配置在相比所述存储器栅极的下表面位置更靠近所述半导体基板的位置。7.一种存储器单元，其特征在于，包括：半...

【专利技术属性】
技术研发人员：冈田大介，柳泽一正，大和田福夫，吉田省史，川嶋泰彦，吉田信司，谷口泰弘，奥山幸祐，
申请(专利权)人：株式会社佛罗迪亚，
类型：发明
国别省市：日本,JP