闪存路径中的耐高速、高电压的电路制造技术

电路包括被耦合到非易失性存储器(NVM)单元的第一字线。第一路径包括第一逆变器和晶体管。晶体管被耦合到字线。第一路径被耦合以接收第一输入电压信号。第二路径至少包括被耦合到字线的晶体管。将第二路径的至少一部分嵌入在第一路径内。第二路径被耦合以接收第二输入电压信号。

【技术实现步骤摘要】
【国外来华专利技术】闪存路径中的耐高速、高电压的电路相关申请本申请是2015年9月18日提交的美国专利申请第14/859,134号的国际申请，该美国专利申请要求于2015年6月15日提交的美国临时申请第62/175,974号的权益，这两个申请通过引用以其整体并入本文。背景非易失性存储器设备当前广泛应用在当电力不可用时要求信息保留的电子组件中。非易失性存储器设备可以包括只读存储器(ROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)和电可擦除可编程只读存储器(EEPROM)设备。一些存储器阵列利用可以包括存储器元件或电荷储存层的栅极结构和晶体管。电荷储存层可以被编程为基于应用于存储器阵列或被存储器阵列接收的电压来储存数据。一些存储器系统使用硅-氧化物-氮化物-氧化物-硅(SONOS)设备作为在NVEEPROM或闪存中的非易失性(NV)储存元件。附图简述本公开在附图的图中通过示例而非通过限制的方式被说明。图1是示出根据实施例的第一非易失性存储器系统的框图。图2是示出根据实施例的第二非易失性存储器系统的框图。图3示出了根据一个实施例的非易失性存储器阵列。图4示出了根据一个实施例的全局字线本文档来自技高网...

【技术保护点】
一种电路，包括：字线，所述字线被耦合到非易失性存储器(NVM)单元；第一路径，所述第一路径包括第一逆变器和晶体管，所述晶体管被耦合到所述字线，所述第一路径被耦合以接收第一输入电压信号；以及第二路径，所述第二路径至少包括被耦合到所述字线的所述晶体管，其中，所述第二路径的至少一部分被嵌入在所述第一路径内，所述第二路径被耦合以接收第二输入电压信号。

【技术特征摘要】
【国外来华专利技术】2015.06.15 US 62/175,974;2015.09.18 US 14/859,1341.一种电路，包括：字线，所述字线被耦合到非易失性存储器(NVM)单元；第一路径，所述第一路径包括第一逆变器和晶体管，所述晶体管被耦合到所述字线，所述第一路径被耦合以接收第一输入电压信号；以及第二路径，所述第二路径至少包括被耦合到所述字线的所述晶体管，其中，所述第二路径的至少一部分被嵌入在所述第一路径内，所述第二路径被耦合以接收第二输入电压信号。2.根据权利要求1所述的电路，其中，嵌入在所述第一路径内的所述第二路径的所述部分还包括第二逆变器。3.根据权利要求2所述的电路，其中，所述第一逆变器和所述第二逆变器中的每一个包括相应一对的金属氧化物半导体场效应晶体管(MOSFET)。4.根据权利要求2所述的电路，其中：所述晶体管包括第一金属氧化物半导体场效应晶体管(MOSFET)，所述第一金属氧化物半导体场效应晶体管(MOSFET)包括第一栅极、第一阱、第一源极和第一漏极；所述第一逆变器包括：第二MOSFET，所述第二MOSFET包括第二栅极、第二阱、第二源极和被耦合到所述第一漏极的第二漏极，以及第三MOSFET，所述第三MOSFET包括被耦合到所述第二栅极的第三栅极、第三阱、第三源极和被耦合到所述第二漏极和所述第一漏极的第三漏极；所述第二逆变器包括：第四MOSFET，所述第四MOSFET包括第四栅极、第四阱、第四源极和被耦合到所述第一源和所述字线的第四漏极，以及第五MOSFET，所述第五MOSFET包括第五栅极、第五阱、被耦合到所述第一漏极、所述第二漏极和所述第三漏极的第五源极以及被耦合到所述第一源极和所述字线的第五漏极；其中，所述第一MOSFET、第二MOSFET和第四MOSFET各自包括N通道MOSFET(NMOS)，并且其中，所述第三MOSFET和第五MOSFET各自包括P通道MOSFET(PMOS)。5.根据权利要求1所述的电路，其中，所述第一输入电压信号是读取所述NVM单元的快速低电压信号，并且其中，所述第二输入电压信号是对所述NVM单元进行编程的慢速高电压信号。6.根据权利要求1所述的电路，还包括：全局字线驱动器(GWLDRV)，所述全局字线驱动器被耦合到并控制所述字线、所述第一路径、所述第二路径、第二字线、第三路径和第四路径；所述第二字线，所述第二字线被耦合到第二非易失性存储器(NVM)单元；所述第三路径，所述第三路径包括第二逆变器和第二晶体管，所述第二晶体管被耦合到所述第二字线，所述第三路径被耦合以接收所述第一输入电压信号；以及所述第四路径，所述第四路径至少包括被耦合到所述第二字线的所述第二晶体管，其中，所述第四路径的至少一部分被嵌入在所述第三路径内，所述第四路径被耦合以接收所述第二输入电压信号。7.一种非易失性存储器(NVM)设备，包括：多个单元；全局字线驱动器(GWLDRV)；耦合到GWLDRV的多个分布式字线驱动器，所述多个分布式字线驱动器包括被耦合到字线的至少第一分布式字线驱动器，所述字线被耦合到所述多个单元中的第一单元，其中，所述第一分布式字线驱动器包括：第一输入端；第二输入端；第一路径，所述第一路径被耦合到所述第一输入端，所述第一路径包括第一逆变器，其中，所述第一路径的输出端被耦合到所述字线；以及第二路径，所述第二路径被耦合到第二输入端，所述第二路径包括被耦合到所述字线的晶体管，其中，所述第二路径的至少一部分被嵌入在所述第一路径内。8.根据权利要求7所述的NVM设备，其中，被嵌入在所述第一路径内的所述第二路径的所述部分包括所述晶体管或第二逆变器中的至少一个。9.根据权利要求7所述的NVM设备，其中，所述GWLDRV还包括被耦合到所述第一分布式字线驱动器的所述第一输入端的低电压(LV)逻辑以及被耦合到所述第一分布式字线驱动器的所述第二输入端的高电压(HV)逻辑。10.根据权利要求9所述的NVM设备，其中，所述GWLDRV还包括行逻辑解码器、耦合到所述LV逻辑和所述行逻辑解码器的电平移位器以及耦合到所述HV逻辑的高电压信号控制电路，其中，所述行逻辑解码器被配置为经由所述电平移位器将LV信号输出到所述LV逻辑，并且其中，所述高电压信号控制电路被配置为将HV信号输出到所述HV逻辑。11.根据权利要求10所述的NVM设备，其中，所述晶体管的栅极经由所述第二输入端耦合到所述HV逻辑，其中，所述第一逆变器包括一对晶体管，所述一对晶体管中的每一个的栅极经由所述第一输入端被耦合到所述LV逻辑，其中，所述一对晶体管中的第一个的源极被耦合到第一电压电位(VBST)，并且所述一对晶体管中的第二个被耦合到第二电压电位(vgnd)，并且其中，所述一对晶体管中的每一个的漏极被耦合到节点(ROW_OUT)，所述节点被耦合到所述晶体管的漏极，其中，所述晶体管的源极被耦...

【专利技术属性】
技术研发人员：波格丹·乔盖斯库，克里斯堤涅·松特，维贾伊·拉加万，
申请(专利权)人：赛普拉斯半导体公司，
类型：发明
国别省市：美国,US