用于多处理器动态不对称和对称模式切换的硬件装置和方法制造方法及图纸

具有多个处理器的处理系统可在对称多处理(symmetrical multi‑processing，SMP)与不对称多处理(asymmetrical multi‑processing，ASMP)这两个操作模式之间动态切换。所述系统使用某些标准以确定何时切换以改进功耗或性能。控制器实现所述两个模式之间的控制和快速切换。在接收到在SMP与ASMP之间进行切换的切换命令后，执行一连串或一系列动作以控制所述多个处理器和缓存存储器的供电电压和CPU/存储器时钟。

【技术实现步骤摘要】
【国外来华专利技术】用于多处理器动态不对称和对称模式切换的硬件装置和方法本专利技术要求2014年10月16日递交的专利技术名称为“用于多处理器动态不对称和对称模式切换的硬件装置和方法(HardwareApparatusandMethodforMultipleProcessorsDynamicAsymmetricandSymmetricModeSwitching)”的第14/516,314号美国非临时专利申请案的在先申请优先权，该在先申请的内容好像全文复制一样以引入的方式并入本文本中。
本专利技术大体上涉及多处理器架构和系统，且具体而言，本专利技术涉及用于在不对称多处理模式与对称多处理模式之间切换的装置和方法。
技术介绍
多处理系统使用多个处理器(例如，中央处理单元(centralprocessingunit，CPU))来处理数据并执行所希望的功能。如将了解，术语“处理器”与术语“CPU”或“内核”同义地使用并且易于被本领域技术人员所理解。在现有技术中，存在两种主要类型的不同多处理系统：对称多处理(symmetricmulti-processing，SMP)和不对称多处理(asymmetricmulti-本文档来自技高网...

【技术保护点】
一种多处理系统，其特征在于，包括：多个处理器，每个处理器用于接收具有预定频率的时钟信号并接收具有预定工作电压的电源电压；以及控制器，所述控制器耦合到所述多个处理器并用于切换所述多个处理器在第一操作模式与第二操作模式之间的操作，其中：当在所述第一操作模式中时，所述多个处理器执行对称多处理(symmetric multi‑processing，SMP)，当在所述第二操作模式中时，所述多个处理器执行不对称多处理(asymmetric multi‑processing，ASMP)。

【技术特征摘要】
【国外来华专利技术】2014.10.16 US 14/516,3141.一种多处理系统，其特征在于，包括：多个处理器，每个处理器用于接收具有预定频率的时钟信号并接收具有预定工作电压的电源电压；以及控制器，所述控制器耦合到所述多个处理器并用于切换所述多个处理器在第一操作模式与第二操作模式之间的操作，其中：当在所述第一操作模式中时，所述多个处理器执行对称多处理(symmetricmulti-processing，SMP)，当在所述第二操作模式中时，所述多个处理器执行不对称多处理(asymmetricmulti-processing，ASMP)。2.根据权利要求1所述的系统，其特征在于，在所述第一操作模式期间，所述多个处理器中的每个处理器处接收到的每个时钟信号的预定频率相同。3.根据权利要求2所述的系统，其特征在于，在所述第一操作模式期间，所述多个处理器中的每个处理器处接收到的每个电源电压的预定工作电压相同。4.根据权利要求1所述的系统，其特征在于，在所述第二操作模式期间，所述多个处理器中的每个处理器处接收到的每个时钟信号的每个预定频率不同。5.根据权利要求4所述的系统，其特征在于，在所述第二操作模式期间，所述多个处理器中的每个处理器处接收到的每个电源电压的每个预定工作电压不同。6.根据权利要求1所述的系统，其特征在于，所述控制器包括有限状态机(finitestatemachine，FSM)。7.根据权利要求1所述的系统，其特征在于，所述控制器包括有限状态机(finitestatemachine，FSM)、处理器、微控制器或逻辑电路中的至少一个。8.根据权利要求1所述的系统，其特征在于，进一步包括：时钟产生电路，所述时钟产生电路耦合到所述控制器且用于产生并输出多个时钟信号；工作电压产生电路，所述工作电压产生电路耦合到所述控制器且用于产生并输出多个操作电源电压信号；以及切换电路，所述切换电路设置在所述时钟产生电路与所述多个处理器之间且用于接收所述多个时钟信号并将第二多个时钟信号输出到所述多个处理器，其中在所述第一操作模式期间，所述第二多个时钟信号各自具有相同的预定频率，在所述第二操作模式期间，所述第二多个时钟信号各自具有不同的预定频率。9.根据权利要求1所述的系统，其特征在于，进一步包括：缓存存储器，所述缓存存储器耦合到所述多个处理器；以及跨时钟域(clock-domaincrossing，CDC)和旁路电路，所述CDC和旁路电路响应于所述控制器并耦合到所述多个处理器和所述缓存存储器，且进一步用于在所述第二操作模式期间在所述多个处理器与所述缓存存储器之间提供跨时钟域功能以及在所述第一操作模式期间提供旁路功能。10.一种装置，其特征在于，包括：多个处理器，所述多个处理器用于执行多处理功能；控制器，所述控制器用于控制所述多个处理器在第一模式和第二模式中的操作；时钟产生电路，所述时钟产生电路耦合到所述控制器且用于产生并输出多个时钟信号；工作电压产生电路，所述工作电压产生电路耦合到所述控制器，用于产生并输出多个电源工作电压信号；切换电路，所述切换电路设置在所述时钟产生电路与所述多个处理器之间且用于接收所述多个时钟信号并将第二多个时钟信号输出到所述多个处理器，其中在所述第一操作模式期间，所述第二多个时钟信号各自具有相同的预定频率，在所述第二操作模式期间，所述第二多个时钟信号各自具有不同的预定频率；缓存存储器，所述缓存存储器耦合到所述多个处理器并用于与所述多个处理器一起使用；以及跨时钟域(clock-domaincrossing，CDC)和旁路电路，所述CDC和旁路电路响应于所述控制器并耦合到所述多个处理器和所述缓存存储器，且进一步用于在所述第二操作模式期间在所述多个处理器与所述缓存存储器之间提供跨时钟域功能以及在所述第一操作模式期间提供旁路功能。11.根据权利要求10所述的装置，其特征在于，在所述第一操作...

【专利技术属性】
技术研发人员：陈伟，杨同增，安东尼·马佐拉，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：广东,44