具有掺杂的外延区域的半导体器件及其制造方法技术

本发明专利技术涉及一种具有掺杂的外延区域的半导体器件及其制造方法。本发明专利技术的实施例描述了半导体器件上的外延区域。在一个实施例中，通过循环的沉积‑蚀刻工艺来在衬底上沉积所述外延区域。用外延帽层来回填在循环的沉积‑蚀刻工艺期间在间隔体下方产生的空腔。所述外延区域和外延帽层改善了沟道区域的电子迁移率，减小了短沟道效应并降低了寄生电阻。

【技术实现步骤摘要】
具有掺杂的外延区域的半导体器件及其制造方法本申请为分案申请，其原申请是于2012年6月21日(国际申请日为2010年11月29日)向中国专利局提交的专利申请，申请号为201080058687.4，专利技术名称为“具有掺杂的外延区域的半导体器件及其制造方法”。
本专利技术涉及半导体处理领域，并且更具体地，涉及具有掺杂的外延区域的半导体器件及其制造方法。
技术介绍
提高半导体器件、特别是晶体管的性能，始终是半导体工业中的主要考虑。例如，在金属氧化物半导体场效应晶体管(MOSFET)的设计和制造期间，共同的目标总是增加沟道区域的电子迁移率并减小寄生电阻以改善器件性能。例如，改善器件性能的其它方法包括：通过对源极/漏极区域与沟道区域之间的区域进行掺杂来减小MOSFET的整体电阻，该区域被称为MOSFET的“尖端(tip)”或源极/漏极扩展区域。例如，将掺杂剂注入到源极/漏极区域中，并且退火步骤使掺杂剂向沟道区域扩散。但是，存在控制掺杂剂浓度和位置方面的限制。此外，注入和掺杂方法没有解决在尖端区域处的横向底切或寄生电阻的问题。附图说明图1是示出根据本专利技术的一个实施例的半导体器件的截面图。图本文档来自技高网...

【技术保护点】
一种半导体器件，包括：衬底，包括：栅极电极，其形成在所述衬底的沟道区域上，以及具有横向邻近所述沟道区域的两个面的凹陷的源极界面以及具有横向邻近所述沟道区域的两个面的凹陷的漏极界面，其中所述凹陷的源极界面的所述两个面在所述栅极电极下方的第一位置处交汇，其中所述凹陷的漏极界面的所述两个面在所述栅极电极下方的第二位置处交汇，所述凹陷的源极界面和所述凹陷的漏极界面在所述栅极电极的相对侧上形成在所述衬底上，其中所述衬底是硅衬底；形成在所述栅极电极的相对的侧壁上的第一间隔体和第二间隔体，其中所述凹陷的源极界面的部分在所述第一间隔体的底表面下方横向延伸，并且所述凹陷的漏极界面的部分在所述第二间隔体的底表面下...

【技术特征摘要】
2009.12.21 US 12/643,9121.一种半导体器件，包括：衬底，包括：栅极电极，其形成在所述衬底的沟道区域上，以及具有横向邻近所述沟道区域的两个面的凹陷的源极界面以及具有横向邻近所述沟道区域的两个面的凹陷的漏极界面，其中所述凹陷的源极界面的所述两个面在所述栅极电极下方的第一位置处交汇，其中所述凹陷的漏极界面的所述两个面在所述栅极电极下方的第二位置处交汇，所述凹陷的源极界面和所述凹陷的漏极界面在所述栅极电极的相对侧上形成在所述衬底上，其中所述衬底是硅衬底；形成在所述栅极电极的相对的侧壁上的第一间隔体和第二间隔体，其中所述凹陷的源极界面的部分在所述第一间隔体的底表面下方横向延伸，并且所述凹陷的漏极界面的部分在所述第二间隔体的底表面下方横向延伸；源极区域，包括：第一外延区域，其形成在所述凹陷的源极界面上，以及第一帽层，其形成在所述第一外延区域上，其中所述第一帽层的部分形成在所述第一外延区域与所述第一间隔体的所述底表面之间，其中所述第一帽层的硅浓度大于所述第一外延区域的硅浓度；以及漏极区域，包括：第二外延区域，其形成在所述凹陷的漏极界面上，以及第二帽层，其形成在所述第二外延区域上，其中所述第二帽层的部分形成在所述第二外延区域与所述第二间隔体的所述底表面之间，其中所述第二帽层的硅浓度大于所述第二外延区域的硅浓度。2.根据权利要求1所述的半导体器件，其中所述第一外延区域和所述第二外延区域均包括掺杂有磷的硅和碳。3.根据权利要求2所述的半导体器件，其中所述第一外延区域和所述第二外延区域均包括硅，所述硅具有0.5原子％至4原子％的范围内的碳浓度，以及9E19cm-3至3E21cm-3的范围内的磷浓度。4.根据权利要求2所述的半导体器件，其中所述第一帽层和所述第二帽层均包括掺杂有磷的硅。5.根据权利要求4所述的半导体器件，其中所述第一帽层和所述第二帽层均包括硅，所述硅具有8E19cm-3至3E21cm-3的范围内的磷浓度。6.一种半导体器件，包括：衬底，所述衬底具有在其上形成的绝缘层；半导体主体，所述半导体主体从所述衬底延伸穿过所述绝缘层，其中所述半导体主体包括：暴露在所述绝缘层上方的顶表面、前表面和后表面，第一侧壁，其从所述顶表面延伸至源极界面，其中所述第一侧壁在第一间隔体中凹陷，并且其中所述源极界面具有在所述绝缘层的顶表面之下凹陷的第一平坦表面，以及第二侧壁，其与所述第一侧壁相对，所述第二侧壁从所述顶表面延伸至漏极界面，其中所述第二侧壁在第二间隔体中凹陷，并且其中所述漏极界面具有在所述绝缘层的顶表面之下凹陷的第二平坦表面；栅极电极，其形成在所述半导体主体的所述顶表面、所述前表面和所述后表面上；形成在所述栅极电极的相对的侧壁上的第一间隔体和第二间隔体；源极区域，包括：第一外延区域，其形成在所述第一侧壁和所述源极界面上，其中所述第一外延区域包括处于所述第一间隔体之下的部分和处于所述第一间隔体之外的部分，其中所述第一外延区域的处于所述第一间隔体之外的部分包括在所述第一外延区域的处于所述第一间隔体之外的部分的最上方表面处交汇的两个面，并且其中所述第一外延区域具有第一最大硅浓度，以及第一帽层，其形成在所述第一外延区域的处于所述第一间隔体之外的部分上并且与所述第一外延区域的处于所述第一间隔体之外的部分共形，其中所述第一帽层的部分形成在所述第一外延区域与所述绝缘层之间，并且其中所述第一帽层具有第二最大硅浓度，所述第二最大硅浓度大于所述第一最大硅浓度；以及漏极区域，包括：第二外延区域，其形成在所述第二侧壁和所述漏极界面上，其中所述第二外延区域包括处于所述第二间隔体之下的部分和处于所述第二间隔体之外的部分，其中所述第二外延区域的处于所述第二间隔体之外的部分包括在所述第二外延区域的处于所述第二间隔体之外的部分的最上方表面处交汇的两个面，并且其中所述第二外延区域具有所述第一最大硅浓度，以及第二帽层，其形成在所述第二外延区域的处于所述第二间隔体之外的部分上并且与所述第二外延区域的处于所述第二间隔体之外的部分共形，其中所述第二帽层的部分形成在所述第二外延区域与所述绝缘层之间，并且其中所述第二帽层具有所述第二最大硅浓度。7.根据权利要求6所述的半导体器件，其中所述第一外延区域和所述第二外延区域均包括掺杂有磷的硅和碳。8.根据权利要求7所述的半导体器件，其中所述第一外延区域和所述第二外延区域均包括硅，所述硅具有0.5原子％至4原子％的范围内的碳浓度，以及9E19cm-3至3E21cm-3的范围内的磷浓度。9.根据权利要求6所述的半导体器件，其中所述第一帽层和所述第二帽层均包括掺杂有磷的硅。10.根据权利要求9所述的半导体器件，其中所述第一帽层和所述第二帽层均包括硅，所述硅具有8E19cm-3至3E21cm-3的范围内的磷浓度。11.一种制造半导体器件的方法，所述方法包括：在衬底的沟道区域上形成栅极电极；在所述栅极电极的相对的侧壁上形成第一间隔体和第二间隔体；蚀刻所述衬底，以形成具有横向邻近所述沟道区域的两个面的凹陷的源极界面以及具有横向邻近所述沟道区域的两个面的凹陷的漏极界面，其中所述凹陷的源极界面的所述两个面在所述栅极电极下方的第一位置处交汇，其中所述凹陷的漏极界面的所述两个面在所述栅极电极下方的第二位置处交汇，所述凹陷的源极界面和所述凹陷的漏极界面在所述栅极电极...

【专利技术属性】
技术研发人员：A·S·默西，D·B·奥贝蒂内，T·加尼，A·J·派特，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US