一种基于FPGA的多路时钟源电路制造技术

本发明专利技术公开了一种基于FPGA的多路时钟源电路，包括20MHz晶振电路模块、FPGA芯片、STM32处理器模块和W5500网络接口模块；所述的20MHz晶振电路模块经FPGA芯片分别与STM32处理器模块和W5500网络接口模块连接。本发明专利技术将FPGA芯片时钟源经过时钟管理后输出多个时钟信号，直接作为微处理器的时钟源，有效降低了电路板的硬件设计难度，也有效地减少了电路板的设计面积，相应也降低了电路板的设计成本。本发明专利技术经FPGA芯片的DCM模块时钟产生速度快，对于微处理器而言，不需刻意等待外部时钟振荡稳定后再进行操作，经FPGA芯片的DCM模块产生的时钟较为稳定，能够支持微处理器进行正常的工作。

【技术实现步骤摘要】
一种基于FPGA的多路时钟源电路
本专利技术涉及微控制器、微处理器及相关接口电路的系统设备，特别是一种时钟源电路。
技术介绍
FPGA(可编程逻辑控制器件)作为一种可编程的逻辑器件，在工业领域中应用十分广泛。DCM(数字时钟管理模块)作为FPGA中一个重要的时钟模块，多被用于对输入时钟分频后产生时钟信号为传感器、模数转换器(A/D)或数模转换器(D/A)提供同步时钟信号。利用FPGA实现图像采集的方法，包括以下步骤：倍频：利用FPGA内数字时钟管理单元DCM将外部时钟CLK提供的时钟信号CLK_SYS倍频为大于或等于2×CLK_SYS的高频时钟信号CLK_D；分频：利用高频时钟信号CLK_D分频生成A/D转换器、图像传感器CIS所需时钟信号。中国专利CN201510731774.6公开了《利用FPGA实现图像采集的方法》就是上述方法的代表。目前的终端设备中，很多存在两个或两个以上数量微处理器和FPGA芯片，每个芯片基本配置了各自的时钟电路为微处理器提供时钟源。在电路板面积要求比较严格的情况下，多个时钟电路的存在不仅增加了电路板设计难度，也可能增加设计成本，因此，只配备一个时钟电路，通本文档来自技高网...

【技术保护点】
一种基于FPGA的多路时钟源电路，其特征在于：包括20MHz晶振电路模块、FPGA芯片、STM32处理器模块和W5500网络接口模块；所述的20MHz晶振电路模块经FPGA芯片分别与STM32处理器模块和W5500网络接口模块连接；所述20MHz晶振电路模块由20MHz有源晶振电路构成，为FPGA芯片提供稳定的外部时钟源；所述FPGA芯片包括80MHz DCM模块、25MHz DCM模块和8MHz DCM模块；80MHz DCM模块将外部20MHz晶振频率经过倍频后产生80MHz频率的时钟作为FPGA芯片工作的全局时钟；8MHz DCM模块将80MHz时钟频率经过分频产生8MHz时钟信号，经F...

【技术特征摘要】
1.一种基于FPGA的多路时钟源电路，其特征在于：包括20MHz晶振电路模块、FPGA芯片、STM32处理器模块和W5500网络接口模块；所述的20MHz晶振电路模块经FPGA芯片分别与STM32处理器模块和W5500网络接口模块连接；所述20MHz晶振电路模块由20MHz有源晶振电路构成，为FPGA芯片提供稳定的外部时钟源；所述FPGA芯片包括80MHzDCM模块、25MHzDCM模块和8MHzDCM模块；80MHzDCM模块将外部20MHz晶振频率经过倍频后产生80MHz频率的时钟作为FPGA芯片工作的全局时钟；8MHzDCM模块将80MHz时钟频率经过分频产生8MHz时钟信号，经FPGA芯片的I/O口输出到STM32处理器模块的外部时钟端口，从而作为STM32处理器模块工作的外部高速时钟源；25MHzDCM模块将80MHz时钟频率经过分频产生25MHz时钟信号，经FPGA芯...

【专利技术属性】
技术研发人员：魏东兴，李金兰，高连鹏，
申请(专利权)人：大连理工大学，
类型：发明
国别省市：辽宁,21