一种调整时钟的方法及控制器技术

本发明专利技术实施例提供了一种调整时钟的方法及控制器，其中的方法具体包括：进行存储器的读写测试，以得到使控制器从所述存储器中准确采样数据的延时长度；设置配置寄存器的延时参数为所述延时长度；控制读数据采样电路根据所述延时参数生成实际采样时钟，以根据所述实际采样时钟从所述存储器中采样数据。本发明专利技术实施例能够使控制器可以准确从存储器中采样数据，并且可以降低芯片设计流程的难度，减小开发时间且降低生产成本。

Method and controller for regulating clock

The embodiment of the invention provides a method for adjusting clock and controller, wherein the method includes: performing the memory read and write test, to get the controller from the memory of the sampled data accurate delay length; time delay parameter setting of the configuration register for the delay length; controlling the read data sampling circuit according to the the delay parameters to generate the actual sampling clock, according to the actual sampling clock sampling data from the memory. The embodiment of the invention can enable the controller to sample data from the memory accurately, and can reduce the difficulty of the chip design process, reduce the development time and reduce the production cost.

【技术实现步骤摘要】
一种调整时钟的方法及控制器
本专利技术涉及电子
，特别是涉及一种调整时钟的方法及一种控制器。
技术介绍
SDRAM(同步动态随机访问存储器，SynchronousDynamicRandomAccessMemory)存储器具有价格低，容量大，性能好等优点，因而被广泛的应用于各种电子设备中；而SDRAM控制器是对SDRAM存储器进行数据写入和读取的功能模块。SDRAM控制器对SDRAM存储器进行数据读取操作分为两个步骤：SDRAM控制器向SDRAM存储器发送读取命令和地址信息，以对上述SDRAM存储器进行读取功能操作；SDRAM存储器接收到上述读取命令和地址信息后，在接收的来自SDRAM控制器的时钟信号的有效沿，经过一定的延时后，产生读数据，并向上述SDRAM控制器返回读数据。SDRAM控制器产生时钟信号至读数据返回到上述SDRAM控制器的延时的长度取决于多种因素，具体可以包括：工作环境、存储器型号、系统实现以及芯片实现等等。为了使上述SDRAM控制器可以适应各种长度的延时，也即在多种条件下都可以进行正确的读取操作，现有技术的第一种方案是在芯片的内部控制上述延时的长度，即采用先进的制作工艺而使延时减小；第二种方案是在系统实现时控制上述延时的长度，即在开发板上对芯片进行布局来减小延时；第三种方案是使用速度较快的SDRAM存储器。但是，上述第一种方案在芯片的内部控制上述延时的长度及第二种方案在系统实现时控制上述延时的长度，均会带来设计难度增加，开发时间延长及生产成本增加的问题；而第三种方案使用速度较快的SDRAM存储器会带来生产成本增加的问题。
技术实现思路
本专利技术实施例所要解决的技术问题是提供一种调整时钟的方法及控制器，使控制器可以准确从存储器中采样数据，并且可以降低芯片设计流程的难度，减小开发时间且降低生产成本。为了解决上述问题，本专利技术实施例公开了一种调整时钟的方法，包括：进行存储器的读写测试，以得到使控制器从所述存储器中准确采样数据的延时长度；设置配置寄存器的延时参数为所述延时长度；控制读数据采样电路根据所述延时参数生成实际采样时钟，以根据所述实际采样时钟从所述存储器中采样数据。优选的，所述进行存储器的读写测试，以得到使控制器从所述存储器中准确采样数据的延时长度的步骤，包括：向存储器中写入测试数据；在当前延时参数下，通过控制器从所述存储器中采样所述测试数据；在所述控制器的采样结果与所述测试数据不同时，按预设幅度对所述当前延时参数进行调整；将调整后的延时参数作为当前延时参数输出至所述在当前延时参数下，通过控制器从所述存储器中采样所述测试数据的步骤；在所述控制器的采样结果与所述测试数据相同时，将所述当前延时参数确定为第一延时长度。优选的，所述在当前延时参数下，通过控制器从所述存储器中采样所述测试数据的步骤，包括：读数据采样电路根据当前延时参数对采样时钟进行延时，得到实际采样时钟；其中，所述读数据采样电路为所述控制器中对所述存储器进行数据采样的电路；所述读数据采样电路根据所述实际采样时钟对所述存储器中的数据进行采样。优选的，所述进行存储器的读写测试，以得到使控制器从所述存储器中准确采样数据的延时长度的步骤，还包括：在所述第一延时长度的基础上按预设幅度对延时参数进行调整，得到新的当前延时参数；在当前延时参数下，通过控制器从所述存储器中采样所述测试数据；在所述控制器的采样结果与所述测试数据相同时，按预设幅度对所述当前延时参数进行调整；将调整后的延时参数作为当前延时参数输出至所述在当前延时参数下，通过控制器从所述存储器中读取所述测试数据的步骤；在所述控制器的采样结果与所述测试数据不同时，将所述当前延时参数的前一次延时参数确定为第二延时长度；将介于所述第一延时长度与所述第二延时长度之间的值确定为延时长度。优选的，所述延时长度为所述第一延时长度与所述第二延时长度的平均值。优选的，所述在所述控制器的采样结果与所述测试数据不同时，按预设幅度对所述当前延时参数进行调整的步骤，包括：通过粗调方式和/或微调方式调整所述延时参数，所述延时参数包括粗调延时和微调延时；其中，所述通过所述粗调方式调整的所述粗调延时以所述控制器的一个工作时钟为时间单位；所述通过所述微调方式调整的所述微调延时以一个标准库单元为时间单位。本专利技术还公开了一种控制器，包括：配置寄存器和读数据采样电路；所述配置寄存器设置延时参数为延时长度；其中，所述延时长度为通过存储器的读写测试得到的、使所述控制器从存储器中准确采样数据的延时长度；所述读数据采样电路与所述配置寄存器和存储器相连，根据所述延时参数生成实际采样时钟，并根据所述实际采样时钟对所述存储器的数据进行采样。优选的，所述配置寄存器配置的延时参数包括粗调延时和微调延时，其中，所述粗调延时以所述控制器的一个工作时钟为时间单位；所述微调延时以一个标准库单元为时间单位。优选的，所述控制器还包括信号产生电路；所述读数据采样电路包括：时钟门控电路和相连的时钟延时电路；其中，所述时钟门控电路与所述信号产生电路和所述配置寄存器相连，其接收控制器的工作时钟，接收所述信号产生电路传递的读数据有效标志，以使所述工作时钟根据所述读数据有效标识产生与采样结果个数相同的上升沿；其接收所述配置寄存器配置的所述粗调延时，并根据所述粗调延时对所述时钟进行延时，以得到第一采样时钟；所述时钟延时电路与所述配置寄存器相连，其接收所述第一采样时钟，接收所述配置寄存器配置的所述微调延时，以根据微调延时对所述第一采样时钟进行延时，产生实际采样时钟。优选的，所述控制器还包括信号产生电路；所述读数据采样电路包括：时钟门控电路和相连的时钟延时电路；其中，所述时钟门控电路与所述信号产生电路相连，其接收控制器的工作时钟，接收所述信号产生电路传递的读数据有效标志，使所述工作时钟根据所述读数据有效标识产生与采样结果个数相同的上升沿，以得到理想采样时钟；所述时钟延时电路与所述配置寄存器相连，其接收所述理想采样时钟，接收所述配置寄存器配置的所述延时参数，以使所述理想采样时钟根据所述延时参数对理想采样时钟进行延时，产生实际采样时钟。优选的，所述控制器还包括读写预处理电路；所述读数据采样电路还包括：异步处理模块；所述异步处理模块与所述时钟延时电路相连接，接收来自所述时钟延时电路的实际采样时钟，根据所述实际采样时钟采样所述存储器的数据，并将所述采样结果根据所述控制器的工作时钟返回给所述读写预处理电路。与现有技术相比，本专利技术实施例包括以下优点：本专利技术实施例提供的一种调整时钟的方法及控制器，读数据采样电路可以根据配置寄存器设置的延时参数生成实际采样时钟，也即读数据采样电路的采样时钟根据上述延时参数进行延时，继而产生实际采样时钟，由于上述延时参数是根据存储器的读写测试得到的可以使控制器准确从存储器中采样数据的延时长度，因此本专利技术实施例可以使控制器准确的从存储器中采样数据，从而提高了控制器采样数据的准确率；并且，相比于现有方案在芯片的内部控制延时的长度需要先进的制作工艺来减小延时而言，或者，相比于在系统实现时控制上述延时的长度需要在开发板上进行芯片布局来减小延时而言，本专利技术实施例可以通过读数据采样电路生成适应控制器与存储器之间延时的实际采样时钟，无论制作工艺先进与否，或者开发本文档来自技高网...

【技术保护点】
一种调整时钟的方法，其特征在于，包括:进行存储器的读写测试，以得到使控制器从所述存储器中准确采样数据的延时长度；设置配置寄存器的延时参数为所述延时长度；控制读数据采样电路根据所述延时参数生成实际采样时钟，以根据所述实际采样时钟从所述存储器中采样数据。

【技术特征摘要】
1.一种调整时钟的方法，其特征在于，包括:进行存储器的读写测试，以得到使控制器从所述存储器中准确采样数据的延时长度；设置配置寄存器的延时参数为所述延时长度；控制读数据采样电路根据所述延时参数生成实际采样时钟，以根据所述实际采样时钟从所述存储器中采样数据。2.根据权利要求1所述的方法，其特征在于，所述进行存储器的读写测试，以得到使控制器从所述存储器中准确采样数据的延时长度的步骤，包括：向存储器中写入测试数据；在当前延时参数下，通过控制器从所述存储器中采样所述测试数据；在所述控制器的采样结果与所述测试数据不同时，按预设幅度对所述当前延时参数进行调整；将调整后的延时参数作为当前延时参数输出至所述在当前延时参数下，通过控制器从所述存储器中采样所述测试数据的步骤；在所述控制器的采样结果与所述测试数据相同时，将所述当前延时参数确定为第一延时长度。3.根据权利要求2所述的方法，其特征在于，所述在当前延时参数下，通过控制器从所述存储器中采样所述测试数据的步骤，包括：读数据采样电路根据当前延时参数对采样时钟进行延时，得到实际采样时钟；其中，所述读数据采样电路为所述控制器中对所述存储器进行数据采样的电路；所述读数据采样电路根据所述实际采样时钟对所述存储器中的数据进行采样。4.根据权利要求2所述的方法，其特征在于，所述进行存储器的读写测试，以得到使控制器从所述存储器中准确采样数据的延时长度的步骤，还包括：在所述第一延时长度的基础上按预设幅度对延时参数进行调整，得到新的当前延时参数；在当前延时参数下，通过控制器从所述存储器中采样所述测试数据；在所述控制器的采样结果与所述测试数据相同时，按预设幅度对所述当前延时参数进行调整；将调整后的延时参数作为当前延时参数输出至所述在当前延时参数下，通过控制器从所述存储器中读取所述测试数据的步骤；在所述控制器的采样结果与所述测试数据不同时，将所述当前延时参数的前一次延时参数确定为第二延时长度；将介于所述第一延时长度与所述第二延时长度之间的值确定为延时长度。5.根据权利要求4所述的方法，其特征在于，所述延时长度为所述第一延时长度与所述第二延时长度的平均值。6.根据权利要求2或4所述的任一方法，其特征在于，所述在所述控制器的采样结果与所述测试数据不同时，按预设幅度对所述当前延时参数进行调整的步骤，包括：通过粗调方式和/或微调方式调整所述延时参数，所述延时参数包括粗调延时和微调延时；其中，所述通过所述粗调方式调整的...

【专利技术属性】
技术研发人员：王斌，
申请(专利权)人：北京兆易创新科技股份有限公司，
类型：发明
国别省市：北京,11