基于印刷电路板的时钟延时控制方法技术

本发明专利技术提供了一种基于印刷电路板的时钟延时控制方法，包括如下步骤：(1)在所述印刷电路板设计中搭建分路电路；(2)提取所述分路电路的拓扑结构；(3)在所述印刷电路板设计中设置叠层结构；(4)在源端加入脉冲激励并提取波形；(5)在源端加入周期激励并提取波形；(6)获得固定延时波形。本发明专利技术提供的基于印刷电路板的时钟延时控制方法，用于实现时钟对数据的高精度采样，属于高精度数据采集系统方面的创新；该方法通过信号在介质中传播具有固定延时这一特性对多路信号进行板级的延时控制，延时控制精度可以达到ps级别，通过对一组时钟信号的延时进行控制，从而提高时钟对数据的采样精度。

【技术实现步骤摘要】

本专利技术属于数据采样领域，具体涉及一种。
技术介绍
随着智能电网的建设，电力通信中对高频信号的采集逐渐增多，由于受现有元器件的限制，低速的模数转换器很难对高频信号实时采集。等效采样技术利用信号的周期性，以增加采集时间为代价，降低采样率，通过对多次采样的数据进行重组恢复原始信号，可实现变电站内的高速数据采集。属于顺序等效采样的范畴，该方法可以极大简化变电站的硬件系统结构，降低采购成本，减少维护工作量，是变电站数据采集系统的发展方向。对一个周期信号进行顺序等效采样的关键在于有一组延时固定的采样时钟， 目前最常用的方法都需要加入控制延时芯片来获得延时固定的采样时钟。这类方法存在成本较高且外围电路较为复杂的问题，在实际的使用过程中，迫切需要一种使用灵活、经济、高性能的时钟延时控制方法来实现高精度的数据采集。现有的基于印刷电路板的延时控制方法最大的问题在于当在多路分路电路上传输信号时，由于传输线的发送端和接收端阻抗不匹配而形成的连续反射从而造成波形的过冲和振铃等现象，当出现持续时间较长的多重反射时，可能会发生严重的时序冲突与波形失真，此时，需要在源端和接收端加入匹配电阻来减小这种发射。在PS级别的延时控制电路中，手工计算多个反射的匹配电阻是不现实的，需要借助高精度的仿真工具来实现精确的阻抗匹配。
技术实现思路
为克服上述缺陷，本专利技术提供了一种，用于实现时钟对数据的高精度采样，属于高精度数据采集系统方面的创新；该方法通过信号在介质中传播具有固定延时这一特性对多路信号进行板级的延时控制，延时控制精度可以达到PS级别，通过对一组时钟信号的延时进行控制，从而提高时钟对数据的采样精度。为实现上述目的，本专利技术提供一种，其改进之处在于，所述方法包括如下步骤(I).在所述印刷电路板中搭建分路电路；(2).提取所述分路电路的拓扑结构；(3).在所述印刷电路板中设置叠层结构；(4).在源端加入脉冲激励并提取波形；(5).在源端加入周期激励并提取波形；(6).获得固定延时波形。本专利技术提供的优选技术方案中，在所述步骤I中，以发射端作为时钟输出端的端口，接收端作为时钟输入负载端的端口 ；发射端根据使用时钟的具体类型加入相应的电源网络和地网络作为参考电压；所述分路电路是环形分路电路；所述发射端和所述接收端设置在所述拓扑结构中。本专利技术提供的第二优选技术方案中，在所述步骤3中，所述叠层结构包括由上至下分别设置的元件层、地层、中间走线层、地层、电源层和元件层。本专利技术提供的第三优选技术方案中，所述地层、所述中间走线层和所述地层构成屏蔽结构。本专利技术提供的第四优选技术方案中，在所述步骤4中，对提取的波形进行波形条件判断，若提取的波形不符合波形条件则进行反射匹配，否则进行步骤5。本专利技术提供的第五优选技术方案中，所述反射匹配，通过调整前后端匹配电阻使得信号的反射在容忍范围内。本专利技术提供的第六优选技术方案中，在所述步骤5中，对提取的波形进行波形条 件判断，若提取的波形符合波形条件则进行步骤6，否则微调叠层属性后继续提取波形。本专利技术提供的第七优选技术方案中，波形条件包括波形的上下沿保持良好的单调性、噪声裕量足够大以达到规定值用于抗外界干扰、上冲与下冲不能超过规定电压和波形没有明显的失真，且没有明显振铃现象。本专利技术提供的第八优选技术方案中，在所述印刷电路板中设置蛇形线和跨槽控制传输时延。与现有技术比，本专利技术提供的一种，对信号延时和信号质量的要求可以高度自定义，修改和实现十分方便；分路电路的拓扑结构设计在一个以地平面与地线围成的近似腔体结构中，有效屏蔽了外界磁场干扰与信号间的串扰，保证了高速信号的质量；而且，固定延时采样时钟的获得无需加入外围控制延时电路，节约了器件成本，简化了电路结构；对延时的控制建立在印刷电路板的传输线上，利用信号在不同长度和宽度的传输线以及不同介电常数的介质上传播时具有固定延时差进行延时控制；再者，通过印刷电路板自主设计来实现有效的时钟等效采样，克服了采用专用芯片或专用电路来实现等效采样的周期长、灵活性不足等缺陷，满足了高精度数据采集系统的实现需求，拥有广阔的应用前景。附图说明图I为框图。图2为流程图。具体实施例方式实现一种设计灵活、经济、高效的板级时钟延时控制方法。提供了一种纯硬件的。利用该方法可以实现时钟的等效采样，进而提高数据采集系统的精度。下面通过两个实施例对作进一步详细说明。如图1、2所示，实施例I，本方法采用如下技术方案I、搭建环形分路电路。以发射端作为时钟输出端的端口，接收端作为时钟输入负载端的端口。发射端根据使用时钟的具体类型加入相应的电源网络和地网络作为参考电压。2、印刷电路板中搭建近似屏蔽结构用于屏蔽实际干扰以提高精确性。在印刷电路板中设置叠层结构，本设计将叠层定义为六层，由上至下分别为元件层、地层、中间走线层、地层、电源层和元件层。地层、中间走线层和地层的设置是为搭建近似屏蔽结构所准备。在每条发射端到接收端的传输线两侧都铺上地线，并打过孔与地层相连。每条传输线的上下左右均被地网络包围，形成近似屏蔽结构。在印刷电路板中，当板厚为2_，电路板中介质的介电常数为4. 5，损耗角正切为O. 035，传输线厚度为O. 75mil，传输线宽度为IOmil的时候，50MHz的信号在线长与传输延迟没有强外界干扰的情况下每144ps传播IOOOmil的长度，即大约每7mil的线长可以增加Ips的传输延时。3、以蛇形线增加传输时间和跨槽增加回流路径为主要方法控制传输时延。4、通过调整叠层厚度、介质的介电常数、前后端匹配电阻和传输线宽度使得信号的反射在容忍范围内，波形以满足以下条件为准波形的上下沿保持良好的单调性；噪声 裕量足够大以达到规定值用于抗外界干扰；上冲与下冲不能超过规定电压；和波形没有明显的失真，且没有明显振铃现象。如图I、2所示，实施例2，本方法采用如下技术方案一种，所述方法包括如下步骤(I).在所述印刷电路板中搭建分路电路；(2).提取所述分路电路的拓扑结构；(3).在所述印刷电路板中设置叠层结构；(4).在源端加入脉冲激励并提取波形；(5).在源端加入周期激励并提取波形；(6).获得固定延时波形。在所述步骤I中，以发射端作为时钟输出端的端口，接收端作为时钟输入负载端的端口 ；发射端根据使用时钟的具体类型加入相应的电源网络和地网络作为参考电压；所述分路电路是环形分路电路；所述发射端和所述接收端设置在所述拓扑结构中。在所述步骤3中，所述叠层结构包括由上至下分别设置的元件层、地层、中间走线层、地层、电源层和元件层。所述地层、所述中间走线层和所述地层构成屏蔽结构。在所述步骤4中，对提取的波形进行波形条件判断，若提取的波形不符合波形条件则进行反射匹配，否则进行步骤5。所述反射匹配，通过调整前后端匹配电阻使得信号的反射在容忍范围内。在所述步骤5中，对提取的波形进行波形条件判断，若提取的波形符合波形条件则进行步骤6，否则微调叠层属性后继续提取波形。波形条件包括波形的上下沿保持良好的单调性、噪声裕量足够大以达到规定值用于抗外界干扰、上冲与下冲不能超过规定电压和波形没有明显的失真，且没有明显振铃现象。其中，良好的单调性是指一般是将上升沿/下降沿三等分，如果三段上升沿/下降沿分别都满足单调上升/单调下降的特性，那么整个上升沿/下降沿就本文档来自技高网...

【技术保护点】
一种基于印刷电路板的时钟延时控制方法，其特征在于，所述方法包括如下步骤：(1).在所述印刷电路板中搭建分路电路；(2).提取所述分路电路的拓扑结构；(3).在所述印刷电路板中设置叠层结构；(4).在源端加入脉冲激励并提取波形；(5).在源端加入周期激励并提取波形；(6).获得固定延时波形。

【技术特征摘要】
1.一种基于印刷电路板的时钟延时控制方法，其特征在于，所述方法包括如下步骤 (1).在所述印刷电路板中搭建分路电路； (2).提取所述分路电路的拓扑结构； (3).在所述印刷电路板中设置叠层结构； (4).在源端加入脉冲激励并提取波形； (5).在源端加入周期激励并提取波形； (6).获得固定延时波形。2.根据权利要求I所述的方法，其特征在于，在所述步骤I中，以发射端作为时钟输出端的端口，接收端作为时钟输入负载端的端口 ；发射端根据使用时钟的具体类型加入相应的电源网络和地网络作为参考电压；所述分路电路是环形分路电路；所述发射端和所述接收端设置在所述拓扑结构中。3.根据权利要求I所述的方法，其特征在于，在所述步骤3中，所述叠层结构包括由上至下分别设置的元件层、地层、中间走线层、地层、电源层和元件层。4.根据权利要求3所述的方法，其特征在于...

【专利技术属性】
技术研发人员：刘川，吴鹏，陈磊，吴志刚，奚后玮，吴军民，张刚，黄在朝，黄辉，邓辉，王玮，侯功，沈文，于海，虞跃，
申请(专利权)人：中国电力科学研究院，国家电网公司，
类型：发明
国别省市：