阵列基板及其制造方法、显示面板技术

本发明专利技术公开了一种阵列基板及其制造方法、显示面板，属于显示领域。所述阵列基板包括：多条栅线、多条数据线、及由所述栅线和所述数据线交叉围成的多个像素单元，所述多个像素单元呈阵列排布；每个所述像素单元包括：相互绝缘的第一像素电极和第二像素电极，所述第一像素电极和所述第二像素电极位于所述像素单元的横轴两侧，以及与所述第一像素电极连接的第一薄膜晶体管，与所述第二像素电极连接的第二薄膜晶体管，横轴与栅线的延伸方向呈预设夹角；第一薄膜晶体管和第二薄膜晶体管能够分别为第一像素电极和第二像素电极加载不同极性的电压信号。本发明专利技术保证了液晶能够正常偏转，相对地提高了阵列基板的透过率。本发明专利技术用于显示图像。

Array substrate, method for manufacturing the same, and display panel

The invention discloses an array substrate, a manufacturing method thereof and a display panel, belonging to the display field. The array substrate includes a plurality of gate lines, a plurality of data lines, and by the gate lines and the plurality of pixel units formed data lines cross, the plurality of pixel units are arrayed; each of the pixel unit includes a first pixel electrode and a second pixel electrode insulated from each other. The first pixel electrode and the second pixel electrodes on both sides of the horizontal axis in the pixel unit, and the first thin film transistor is connected with the first pixel electrode, a second thin film transistor is connected to the second pixel electrode, the extension direction of horizontal axis with the gate line to a preset angle; the first and second thin film transistors which were the first pixel electrode and a second pixel electrode under different voltage signal polarity. The invention ensures the normal deflection of the liquid crystal and improves the transmittance of the array substrate relatively. The invention is used for displaying images.

【技术实现步骤摘要】
阵列基板及其制造方法、显示面板
本专利技术涉及显示领域，特别涉及一种阵列基板及其制造方法、显示面板。
技术介绍
适用于边缘切换(英文：FringeFieldSwitching；缩写：FFS)显示模式的阵列基板具有高穿透率、宽视角和可触控等优点，其被广泛应用在显示产品中。针对显示面板在FFS显示模式中会出现大视角的色偏问题，人们提出了双畴的像素设计，其俯视示意图请参考图1，该像素电极01包括设置在像素电极01中轴线(图中虚线)两侧的两个部分(即双畴的像素设计，英文：1P2D)，且该两部分像素电极包括多个镂空区域，该两部分像素电极由同一个薄膜晶体管02(英文：ThinFilmTransistor；缩写：TFT)供电。但是，在该显示模式中，中轴线附近的液晶分子受到的两部分像素电极的偏转力方向相反且大小几乎相同，在两者的共同作用下，液晶分子会出现偏转异常甚至不偏转的情况，导致阵列基板在该位置处的透过率降低。
技术实现思路
为了解决相关技术中中轴线附近的液晶分子偏转异常甚至不偏转时，导致阵列基板在该位置处的透过率降低的问题，本专利技术实施例提供了一种阵列基板及其制造方法、显示面板。所述技术方案如下：第一方面，提供了一种阵列基板，所述阵列基板包括：多条栅线、多条数据线、及由所述栅线和所述数据线交叉围成的多个像素单元，所述多个像素单元呈阵列排布；每个所述像素单元包括：相互绝缘的第一像素电极和第二像素电极，所述第一像素电极和所述第二像素电极位于所述像素单元的横轴两侧，以及与所述第一像素电极连接的第一薄膜晶体管，与所述第二像素电极连接的第二薄膜晶体管，所述横轴与所述栅线的延伸方向呈预设夹角；所述第一薄膜晶体管和所述第二薄膜晶体管能够分别为所述第一像素电极和所述第二像素电极加载不同极性的电压信号。可选地，所述第一薄膜晶体管的栅极和所述第二薄膜晶体管的栅极与相邻的两条栅线分别连接，使得所述第一薄膜晶体管与所述第二薄膜晶体管的导通时段相同。可选地，所述第一薄膜晶体管的栅极和所述第二薄膜晶体管的栅极与相邻的两条栅线分别连接，使得所述第一薄膜晶体管与所述第二薄膜晶体管的导通时段不同。可选地，所述第一薄膜晶体管的源极和所述第二薄膜晶体管的源极与同一条数据线连接；或者，所述第一薄膜晶体管的源极与第一数据线连接，所述第二薄膜晶体管的源极与第二数据线连接，所述第一数据线上加载的源极信号与第一栅极驱动信号存在第一电位差，所述第二数据线上加载的源极信号与第二栅极驱动信号存在第二电位差，所述第一电位差与所述第二电位差极性相反，所述第一栅极驱动信号为所述第一薄膜晶体管的栅极上加载的驱动信号，所述第二栅极驱动信号为所述第二薄膜晶体管的栅极上加载的驱动信号。可选地，所述第一像素电极和所述第二像素电极对称分布在所述横轴两侧。可选地，所述第一像素电极上设置有多个平行排布条状镂空区域；所述第二像素电极上设置有多个平行排布条状镂空区域；所述第一像素电极上的任一条状镂空区域与所述第二像素电极上的任一条状镂空区域不平行且均与所述横轴存在夹角。可选地，所述第一薄膜晶体管为N型晶体管，所述第二薄膜晶体管为P型晶体管。第二方面，提供了一种阵列基板的制造方法，所述方法包括：在衬底基板上形成栅线、数据线、有源层及源漏极，从而形成第一薄膜晶体管和第二薄膜晶体管；所述有源层包括第一有源层和第二有源层，所述第一有源层为所述第一薄膜晶体管的有源层，第二有源层为所述第二薄膜晶体管的有源层；所述栅线和所述数据线交叉围成多个像素单元，所述多个像素单元呈阵列排布，每个所述像素单元包括：相互绝缘的第一像素电极和第二像素电极，所述第一像素电极和所述第二像素电极位于所述像素单元的横轴两侧，以及与所述第一像素电极连接的第一薄膜晶体管，与所述第二像素电极连接的第二薄膜晶体管，所述横轴与所述栅线的延伸方向平行；所述第一薄膜晶体管和所述第二薄膜晶体管能够分别为所述第一像素电极和所述第二像素电极加载不同极性的电压信号。可选地，所述第一薄膜晶体管的源极和所述第二薄膜晶体管的源极与同一条数据线连接；或者，所述第一薄膜晶体管的源极与第一数据线连接，所述第二薄膜晶体管的源极与第二数据线连接，所述第一数据线上加载的源极信号与第一栅极驱动信号存在第一电位差，所述第二数据线上加载的源极信号与第二栅极驱动信号存在第二电位差，所述第一电位差与所述第二电位差极性相反，所述第一栅极驱动信号为所述第一薄膜晶体管的栅极上加载的驱动信号，所述第二栅极驱动信号为所述第二薄膜晶体管的栅极上加载的驱动信号。第三方面，提供了一种显示面板，包括第一方面任一所述的阵列基板。本专利技术实施例提供的技术方案带来的有益效果是：本专利技术实施例提供的阵列基板及其制造方法、显示面板，通过设置阵列基板上的每个像素单元包括相互绝缘的第一像素电极和第二像素电极，以及与第一像素电极连接的第一薄膜晶体管，与第二像素电极连接的第二薄膜晶体管，且第一薄膜晶体管和第二薄膜晶体管能够分别为第一像素电极和第二像素电极加载不同极性的电压信号，进而使横轴附近的液晶分子不会同时受到大小相同且方向相反的偏转力，保证了液晶能够正常偏转，相对地提高了阵列基板的透过率。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是相关技术中像素电极的俯视示意图；图2是本专利技术实施例提供的一种阵列基板的俯视示意图；图3-1是本专利技术实施例提供的一种栅线上加载的栅极驱动信号在一个周期内的波形图；图3-2是本专利技术实施例提供的另一种栅线上加载的栅极驱动信号在一个周期内的波形图；图4是本专利技术实施例提供的一种第一像素电极靠近横轴附近的电极部分和第二像素电极靠近横轴附近的电极部分形成的电场的电场线示意图；图5是本专利技术实施例提供的一种像素单元被分为四个区域的示意图；图6的本专利技术实施例提供的另一种像素单元被分为四个区域的示意图；图7是本专利技术实施例提供的一种阵列基板的制造方法的流程图；图8是由本专利技术实施例提供的一种阵列基板的制造方法制造成的阵列基板的结构示意图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术实施方式作进一步地详细描述。图2是本专利技术实施例提供的一种阵列基板的俯视示意图，如图2(为便于观看，仅画出栅线、数据线和像素单元)所示，该阵列基板10可以包括：多条栅线101、多条数据线102、及由栅线101和数据线102交叉围成的多个像素单元103，多个像素单元呈阵列排布。每个像素单元103可以包括：相互绝缘的第一像素电极1032和第二像素电极1033，第一像素电极1032和第二像素电极1033位于像素单元103的横轴1031两侧，以及与第一像素电极1032连接的第一薄膜晶体管1034，与第二像素电极1033连接的第二薄膜晶体管1035，横轴1031与栅线101的延伸方向呈预设夹角，该预设夹角Θ的区间范围可以为{Θ|0≤Θ≤10°}，可选地，该夹角可以为0°，也即是横轴1031与栅线101的延伸方向平行。第一薄膜晶体管1034和第二薄膜晶体管1035能够分别为第一像素电极1032和第二像素电极10本文档来自技高网...

【技术保护点】
一种阵列基板，其特征在于，所述阵列基板包括：多条栅线、多条数据线、及由所述栅线和所述数据线交叉围成的多个像素单元，所述多个像素单元呈阵列排布；每个所述像素单元包括：相互绝缘的第一像素电极和第二像素电极，所述第一像素电极和所述第二像素电极位于所述像素单元的横轴两侧，以及与所述第一像素电极连接的第一薄膜晶体管，与所述第二像素电极连接的第二薄膜晶体管，所述横轴与所述栅线的延伸方向呈预设夹角；所述第一薄膜晶体管和所述第二薄膜晶体管能够分别为所述第一像素电极和所述第二像素电极加载不同极性的电压信号。

【技术特征摘要】
1.一种阵列基板，其特征在于，所述阵列基板包括：多条栅线、多条数据线、及由所述栅线和所述数据线交叉围成的多个像素单元，所述多个像素单元呈阵列排布；每个所述像素单元包括：相互绝缘的第一像素电极和第二像素电极，所述第一像素电极和所述第二像素电极位于所述像素单元的横轴两侧，以及与所述第一像素电极连接的第一薄膜晶体管，与所述第二像素电极连接的第二薄膜晶体管，所述横轴与所述栅线的延伸方向呈预设夹角；所述第一薄膜晶体管和所述第二薄膜晶体管能够分别为所述第一像素电极和所述第二像素电极加载不同极性的电压信号。2.根据权利要求1所述的阵列基板，其特征在于，所述第一薄膜晶体管的栅极和所述第二薄膜晶体管的栅极与相邻的两条栅线分别连接，使得所述第一薄膜晶体管与所述第二薄膜晶体管的导通时段相同。3.根据权利要求1所述的阵列基板，其特征在于，所述第一薄膜晶体管的栅极和所述第二薄膜晶体管的栅极与相邻的两条栅线分别连接，使得所述第一薄膜晶体管与所述第二薄膜晶体管的导通时段不同。4.根据权利要求2或3所述的阵列基板，其特征在于，所述第一薄膜晶体管的源极和所述第二薄膜晶体管的源极与同一条数据线连接；或者，所述第一薄膜晶体管的源极与第一数据线连接，所述第二薄膜晶体管的源极与第二数据线连接，所述第一数据线上加载的源极信号与第一栅极驱动信号存在第一电位差，所述第二数据线上加载的源极信号与第二栅极驱动信号存在第二电位差，所述第一电位差与所述第二电位差极性相反，所述第一栅极驱动信号为所述第一薄膜晶体管的栅极上加载的驱动信号，所述第二栅极驱动信号为所述第二薄膜晶体管的栅极上加载的驱动信号。5.根据权利要求1所述的阵列基板，其特征在于，所述第一像素电极和所述第二像素电极对称分布在所述横轴两侧。6.根据权利要求5所述的阵列基板，其特征在于，所述第一像素电极上设置有...

【专利技术属性】
技术研发人员：刘冬妮，方正，陈小川，杨盛际，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京,11