阵列基板及显示装置制造方法及图纸

本发明专利技术提供一种阵列基板及显示装置。该阵列基板包括第一衬底基板和位于所述第一衬底基板之上的公共电极、多个栅线和多个数据线；所述栅线和所述数据线限定出像素单元，所述像素单元包括像素电极和与所述像素电极连接的薄膜晶体管，所述像素电极的一侧边缘在所述衬底基板上的正投影与对应设置的公共电极在所述第一衬底基板上的正投影部分重叠，且重叠部分的宽度为第一设定宽度以使所述像素电极与所述公共电极之间产生的水平边缘电场的强度减弱。本发明专利技术提供的阵列基板及显示装置，有效减弱了像素边缘附近产生的水平边缘电场强度，从而避免了在像素的一侧边缘产生显示残影。

Array substrate and display device

The invention provides an array substrate and a display device. The array substrate includes a first substrate and the common electrode located above the first substrate, a plurality of gate lines and a plurality of data lines; the gate line and the data line define a pixel, the pixel unit includes a pixel electrode and a pixel electrode connected to the thin film transistor, positive projection part of the public and the corresponding side edge electrode is the projection of the pixel electrode on the substrate is equipped on the first substrate on the substrate and overlap, overlapping width of the first set width for the horizontal edge electric field generated between the pixel electrode and the common electrode intensity. Array substrate and display device provided by the invention effectively lowers the level of the electric field intensity produced edge pixels near edge, thereby avoiding the display blur at one edge pixel.

【技术实现步骤摘要】
阵列基板及显示装置
本专利技术涉及显示
，特别涉及一种阵列基板及显示装置。
技术介绍
薄膜晶体管液晶显示器(ThinFilmTransistor-LiquidCryst-alDisplay,简称：TFT-LCD)的基本结构通常包括阵列基板(ArraySubstrate)和彩膜基板(ColorFilmSubstrate，简称：CFsubstrate)，以及设置在阵列基板和彩膜基板之间的液晶(LiquidCrystal，简称：LC)，在阵列基板和彩膜基板的表面还设置有对液晶具有取向作用的配向膜层(Polyimidefilm，简称：PIfilm)，配向膜层的材料为聚酰亚胺。现有技术中，为了实现像素的高开口率以达到降低背光功耗的目的，阵列基板中的公共电极设置的宽度往往较小，但该设置同时也导致了设置方向与数据线的设置方向相同的像素电极的一侧边缘和与该像素电极的一侧边缘对应设置的公共电极在阵列基板上的正投影的重叠部分的宽度较小，使得与数据线的设置方向相同的像素电极的一侧边缘和与该像素电极对应设置的公共电极之间产生的水平边缘电场强度增强。但在较强的水平边缘电场强度和在该像素电极的一侧边缘附近的段差区域的影响的情况下，由于位于像素电极之上的配向膜层在该段差区域摩擦取向后的锚定力较弱，因此容易使得像素电极的一侧边缘附近容易出现显示残影的显示缺陷。
技术实现思路
本专利技术提供一种阵列基板及显示装置，用于解决在像素电极的一侧边缘附近容易产生显示残影的问题。为实现上述目的，本专利技术提供了一种阵列基板，该阵列基板包括第一衬底基板和位于所述第一衬底基板之上的公共电极、多个栅线和多个数据线；所述栅线和所述数据线限定出像素单元，所述像素单元包括像素电极和与所述像素电极连接的薄膜晶体管，所述像素电极的一侧边缘在所述第一衬底基板上的正投影与对应设置的公共电极在所述第一衬底基板上的正投影部分重叠，且重叠部分的宽度为第一设定宽度以使所述像素电极与所述公共电极之间产生的水平边缘电场的强度减弱。可选地，所述第一设定宽度的范围为3微米至6微米。可选地，所述第一设定宽度为4.5微米。可选地，所述像素电极的与一侧边缘相对设置的另一侧边缘在所述第一衬底基板上的正投影和与另一侧边缘对应设置的公共电极在所述第一衬底基板上的正投影部分重叠，且重叠部分的宽度为第二设定宽度。可选地，所述第二设定宽度的范围为1微米至6微米。可选地，所述第二设定宽度为2微米。可选地，所述第一设定宽度大于所述第二设定宽度。可选地，与所述像素电极的一侧边缘对应设置的公共电极的宽度大于与所述像素电极的一侧边缘相对设置的另一侧边缘对应设置的公共电极的宽度。可选地，所述与所述像素电极一侧边缘对应设置的公共电极沿所述数据线设置的方向设置，所述与所述像素电极另一侧边缘对应设置的公共电极沿所述数据线设置的方向设置。为实现上述目的，本专利技术还提供了一种显示装置，该显示基板包括相对设置的对置基板和上述的阵列基板。本专利技术的有益效果：本专利技术所提供的阵列基板及显示装置中，像素电极的一侧边缘在第一衬底基板上的正投影与对应设置的公共电极在第一衬底基板上的正投影部分重叠，且重叠部分的宽度为第一设定宽度，从而有效减弱了在摩擦取向弱区附近的像素电极与公共电极之间产生的水平边缘电场强度，避免了在像素电极的一侧边缘附近产生显示残影。附图说明图1为本专利技术实施例一提供的一种阵列基板的结构示意图；图2为图1中A-A’向剖面图；图3为本实施例提供的阵列基板中配向膜层摩擦取向的摩擦方向示意图；图4为本实施例提供的阵列基板的像素电极与公共电极在像素边缘产生的水平边缘电场的分布示意图；图5为本实施例提供的阵列基板的像素电极与公共电极在像素边缘产生的水平边缘电场分布与现有技术中像素边缘的水平边缘电场的分布对比示意图；图6为本专利技术实施例二提供的一种显示装置的结构示意图。具体实施方式为使本领域的技术人员更好地理解本专利技术的技术方案，下面结合附图对本专利技术提供的发光器件和显示装置进行详细描述。图1为本专利技术实施例一提供的一种阵列基板的结构示意图，图2为图1中A-A’向剖面图，如图1和图2所示，该阵列基板包括第一衬底基板1和位于第一衬底基板1之上的公共电极2、多个栅线3和多个数据线4。栅线3和数据线4限定出像素单元P，像素单元P包括像素电极5和与像素电极5连接的薄膜晶体管T，像素电极5的一侧边缘在第一衬底基板1上的正投影与对应设置的公共电极2在第一衬底基板1上的正投影部分重叠，且重叠部分的宽度为第一设定宽度d1以使像素电极5与公共电极2之间产生的水平边缘电场的强度减弱。本实施例中，优选地，栅线3和数据线4垂直交叉限定出像素单元P。本实施例中，优选地，公共电极2与栅线3同层设置。本实施例中，薄膜晶体管T包括栅极6、源极7、漏极8和有源层9，栅极6与栅线3连接，源极7和漏极8分别与有源层9连接，源极7还与数据线4连接，漏极8还与像素电极5连接以使薄膜晶体管T与像素电极5之间电连接。本实施例中，优选地，源极7和漏极8以及数据线4同层设置。本实施例中，进一步地，该阵列基板还包括：第一绝缘层10、第二绝缘层11和配向膜层(图中未示出)。公共电极2与栅极6同层设置于第一衬底基板1之上，第一绝缘层10位于栅极6之上且覆盖第一衬底基板1，有源层9位于第一绝缘层10之上，源极7和漏极8同层设置于有源层9之上，源极7和漏极8之上设置有第二绝缘层11，第二绝缘层11中设置有过孔(图中未示出)，像素电极5位于第二绝缘层11之上且部分位于过过孔中以实现与漏极8连接，像素电极5之上还设置有配向膜层。本实施例中，优选地，像素电极5的与一侧边缘相对设置的另一侧边缘在第一衬底基板1上的正投影和与另一侧边缘对应设置的公共电极2在第一衬底基板1上的正投影部分重叠，且重叠部分的宽度为第二设定宽度d2。本实施例中，优选地，像素电极5的一侧边缘和与一侧边缘相对设置的另一侧边缘均沿着数据线4设置的方向设置，与像素电极5一侧边缘对应设置的公共电极2沿数据线4设置的方向设置，与像素电极5另一侧边缘对应设置的公共电极2沿数据线4设置的方向设置。本实施例中，第一设定宽度d1的范围为3微米至6微米，优选地，第一设定宽度d1为4.5微米。该第一设定宽度d1的设定可以使像素电极5的一侧边缘在第一衬底基板1上的正投影与对应设置的公共电极2在第一衬底基板1上的正投影重叠的部分的面积增大，从而有效减弱像素电极5与公共电极2之间产生的水平边缘电场强度，降低了像素电极的一侧边缘附近出现显示残影的概率，且较大的第一设定宽度d1可以进一步提高像素电极5的一侧边缘的像素电极5与公共电极2之间产生的存储电容。本实施例中，优选地，第一设定宽度d1大于第二设定宽度d2。本实施例中，第二设定宽度d2的范围为1微米至6微米，优选地，第二设定宽度d2为2微米。由于第二设定宽度d2的值较小，即像素电极5的与一侧边缘相对设置的另一侧边缘在第一衬底基板1上的正投影和与另一侧边缘对应设置的公共电极2在第一衬底基板1上的正投影重叠的部分的宽度较小，从而进一步提高了像素的开口率。需要说明的是，第一设定宽度d1的范围与第二设定宽度d2的范围可以允许范围值部分重叠，但本实施例中，第一设定宽度d1大于第二设定宽度d2是指第一设定宽度d1具体的设定值本文档来自技高网...

【技术保护点】
一种阵列基板，其特征在于，包括第一衬底基板和位于所述第一衬底基板之上的公共电极、多个栅线和多个数据线；所述栅线和所述数据线限定出像素单元，所述像素单元包括像素电极和与所述像素电极连接的薄膜晶体管，所述像素电极的一侧边缘在所述第一衬底基板上的正投影与对应设置的公共电极在所述第一衬底基板上的正投影部分重叠，且重叠部分的宽度为第一设定宽度以使所述像素电极与所述公共电极之间产生的水平边缘电场的强度减弱。

【技术特征摘要】
1.一种阵列基板，其特征在于，包括第一衬底基板和位于所述第一衬底基板之上的公共电极、多个栅线和多个数据线；所述栅线和所述数据线限定出像素单元，所述像素单元包括像素电极和与所述像素电极连接的薄膜晶体管，所述像素电极的一侧边缘在所述第一衬底基板上的正投影与对应设置的公共电极在所述第一衬底基板上的正投影部分重叠，且重叠部分的宽度为第一设定宽度以使所述像素电极与所述公共电极之间产生的水平边缘电场的强度减弱。2.根据权利要求1所述的阵列基板，其特征在于，所述第一设定宽度的范围为3微米至6微米。3.根据权利要求2所述的阵列基板，其特征在于，所述第一设定宽度为4.5微米。4.根据权利要求1所述的阵列基板，其特征在于，所述像素电极的与一侧边缘相对设置的另一侧边缘在所述第一衬底基板上的正投影和与另一侧边缘对应设置的公共电极在所述第一衬底基板上的正...

【专利技术属性】
技术研发人员：胡伟，刘信，李志勇，陈刚，杨妮，
申请(专利权)人：京东方科技集团股份有限公司，重庆京东方光电科技有限公司，
类型：发明
国别省市：北京,11