阵列基板及其制备方法、显示装置制造方法及图纸

本发明专利技术提供了阵列基板及其制备方法、显示装置，该阵列基板包括：衬底、栅极、公共电极、连接电极、栅绝缘层、有源层、漏极、源极和像素电极，其中，源极和像素电极通过连接电极电连接。该阵列基板可以有效降低接触电阻，防止由于接触电阻较高导致的闪烁，像素不良等，提高良率。

Array substrate, method for producing the same, and display device

The present invention provides an array substrate and a preparation method thereof, display device, the array substrate comprises a substrate, a gate electrode, and the public connection electrode, a gate insulating layer, an active layer, a drain electrode and a source electrode and a pixel electrode, wherein, the source electrode and the pixel electrode is electrically connected to the electrode connected by. The array substrate can effectively reduce contact resistance, prevent flicker caused by higher contact resistance, bad pixel, etc., and improve yield.

【技术实现步骤摘要】

本专利技术涉及显示
，具体的，涉及阵列基板及其制备方法、显示装置。
技术介绍
TFT-LCD(薄膜晶体管液晶显示器)由于其体积小、重量轻、功耗低、适合制备大尺寸面板以及无辐射等优点，是目前的平板显示市场中的主流显示方式。TFT-LCD主要由TFT基板(阵列基板)和CF基板(彩膜基板)组成，其中TFT基板由一定数量的像素阵列构成，每个像素由一个TFT(薄膜晶体管)进行控制以显示图像。像素阵列可通过反复的薄膜沉积，掩膜曝光，刻蚀等工程完成。其中TFT的信号线通常由Al，Mo，Ni，Cu等金属或合金制成。随着面板尺寸的大型化，信号线的电路延时(RCDelay)效应也越大，对LCD面板的影响也越大，因此，如何降低信号线的RCDelay，对提高LCD的品质，有重要意义。Cu金属的电阻是Al的80％，使用Cu代替Al金属作为信号线，可以大幅降低RCDelay，除此之外，由于Cu电阻小，可以采用较细的金属布线，膜厚也可以做的比较薄，因此，Cu工艺可以提高LCD开口率，大幅降低成本。Cu金属虽然有很多优点，但是，由于Cu的金属活性比较高，容易吸收颗粒，水汽等导致氧化，工艺控制难度比较大。在干法刻蚀中，工艺控制不当，就会容易导致Cu表面腐蚀或氧化，导致Cu与其他金属的接触不良，影响LCD显示。因而，目前的阵列基板仍有待改进。
技术实现思路
本专利技术旨在至少在一定程度上解决相关技术中的技术问题之一。本专利技术是基于专利技术人的以下发现而完成的：目前常见的阵列基板中，参照图1，像素电极9通过a孔与源极602相连，公共电极101通过b孔内的公共电极线202和公共连接电极10与相邻侧的公共电极101相连。a孔和b孔为干法刻蚀一次形成，a孔只需刻穿钝化层7，而b孔则需要同时刻穿钝化层7和栅绝缘层3。为了保持玻璃基板100的刻蚀均一性，防止过孔没有刻穿的情况，过孔刻蚀通常会有30％-40％左右的过刻量，而过刻量以b孔的刻穿时间为基准。通常情况下，在b孔只有30％过刻量时，a孔的过刻量会达到400％-500％左右。因此a孔的钝化层7被刻穿后，大部分时间在刻蚀a孔源极602金属的表面，导致源极602金属表面的过刻量比较大。干法刻蚀时，Cu金属表面受到等离子体的轰击时间越长，Cu表面受到的损害越大，在长时间的过刻后，Cu表面会氧化，并形成许多离子轰击导致的小坑(刻蚀后的Cu金属表面形貌如图2所示)。这些小坑的存在会导致像素电极9与Cu表面进行搭接时，接触电阻增加，从而导致像素充电不足，造成闪烁等不良。要降低a孔的过刻量，可以通过a孔和b孔分别通过两道掩膜和刻蚀进行避免，但是这样会导致掩膜数量增加，大幅增加成本。为此，专利技术人进行了深入研究，研究发现在形成公共电极的同时，设置连接电极，过孔刻蚀时通过连接电极让像素电极与源极相连，避免了在过孔刻蚀时导致的源极上方由于过刻量较大导致的接触电阻较高的问题，可以有效降低Cu产品的接触电阻，防止由于接触电阻较高导致的闪烁，像素不良等，提高良率。为此，本专利技术的一个目的在于提出一种能够有效降低接触电阻、防止闪烁、减少像素不良或提高生产良率的阵列基板。在本专利技术的一个方面，本专利技术提供了一种阵列基板。根据本专利技术的实施例，该阵列基板包括：衬底、栅极、公共电极、连接电极、栅绝缘层、有源层、漏极、源极和像素电极，其中，所述源极和所述像素电极通过所述连接电极电连接。专利技术人意外的发现，通过连接电极将像素电极与源极相连，可以在不增加掩膜数量的前提下，避免了在过孔刻蚀时导致的源极上方由于过刻量较大导致的接触电阻较高的问题，可以有效降低接触电阻，防止由于接触电阻较高导致的闪烁，像素不良等，提高良率。根据本专利技术的实施例，所述连接电极与所述公共电极同层设置。根据本专利技术的实施例，在垂直于所述衬底平面的方向上，所述源极与所述像素电极不重叠。根据本专利技术的实施例，形成所述漏极和所述源极的材料包括铜。根据本专利技术的实施例，形成所述连接电极的材料包括氧化铟锡。在本专利技术的另一个方面，本专利技术提供了一种显示装置。根据本专利技术的实施例，该显示装置包括前面所述的阵列基板。本领域技术人员可以理解，该显示装置具有前面所述的阵列基板的所有特征和优点，在此不再一一赘述。在本专利技术的又一个方面，本专利技术提供了一种制备阵列基板的方法。根据本专利技术的实施例，该方法包括：在衬底的一侧依次形成公共电极、连接电极和栅极；形成栅绝缘层；形成有源层；形成漏极和源极，所述源极与所述连接电极电连接；形成像素电极，所述像素电极与所述连接电极电连接，且通过所述连接电极与所述源极电连接。专利技术人发现，通过该方法可以有效、快速的制备前面所述的阵列基板，步骤简单，大大提升了生产良率和生产效率，易于大规模生产。根据本专利技术的实施例，所述公共电极和所述连接电极通过一次构图工艺形成。根据本专利技术的实施例，该制备阵列基板的方法进一步包括在所述公共电极远离所述衬底的一侧形成公共电极线的步骤，且所述栅极和所述公共电极线通过一次构图工艺形成。根据本专利技术的实施例，形成有源层进一步包括：在所述栅绝缘层远离所述衬底的一侧形成半导体层；通过一次掩膜，在所述连接电极远离所述衬底的一侧形成第一过孔，并对所述半导体层进行图案化，得到有源层，其中，所述源极通过所述第一过孔与所述连接电极电连接。根据本专利技术的实施例，通过一次掩膜，在所述连接电极远离所述衬底的一侧形成第一过孔，并对所述半导体层进行图案化进一步包括：在所述半导体层远离所述衬底的一侧设置半透膜掩膜，其中，在垂直于所述衬底平面的方向上，所述半透膜掩膜对应所述栅极的位置为不透光区，对应所述连接电极的区域为全透光区，其余区域为半透光区；对所述全透光区进行刻蚀，形成所述第一过孔；去除所述半透光区；对未被所述不透光区覆盖的半导体层进行刻蚀，并去除所述不透光区，以形成所述有源层。根据本专利技术的实施例，形成所述漏极和源极之后，形成所述像素电极之前，进一步包括：在所述漏极、有源层、源极、连接电极和栅绝缘层远离所述衬底的一侧形成保护层；在所述保护层上设置掩膜；对所述保护层进行刻蚀，以形成第二过孔、第三过孔和钝化层，所述第二过孔形成在所述连接电极远离所述衬底的一侧，所述第三过孔形成在所述公共电极线远离所述衬底的一侧；其中，所述像素电极通过所述第二过孔与所述连接电极电连接，并通过所述第三过孔与所述公共电极线电连接。根据本专利技术的实施例，在垂直于所述衬底平面的方向上，所述第二过孔与所述源极不重叠。附图说明图1显示了现有阵列基板的结构示意图。图2显示现有技术中刻蚀后的Cu金属表面形貌。图3显示了根据本专利技术一个实施例的阵列基板的结构示意图。图4显示了根据本专利技术另一个实施例的阵列基板的结构示意图。图5和图6A至图6H显示了根据本专利技术一个实施例的制备阵列基板的方法的流程示意图。图7和图8A至图8K显示了根据本专利技术另一个实施例的制备阵列基板的方法的流程示意图。附图标记：100：衬底101：公共电极102：连接电极201：栅极202：公共电极线3：栅绝缘层4：有源层42：半导体层5、8：半透膜掩膜601：漏极602：源极7：钝化层72：保护层9：像素电极10：公共连接电极具体实施方式下面详细描述本专利技术的实施例。下面描述的实施例是示例性的，仅用于解释本专利技术，而不能理解为对本专利技术的限制。实施例中未注明具体技术或条件的本文档来自技高网...

【技术保护点】
一种阵列基板，其特征在于，包括衬底、栅极、公共电极、连接电极、栅绝缘层、有源层、漏极、源极和像素电极，其中，所述源极和所述像素电极通过所述连接电极电连接。

【技术特征摘要】
1.一种阵列基板，其特征在于，包括衬底、栅极、公共电极、连接电极、栅绝缘层、有源层、漏极、源极和像素电极，其中，所述源极和所述像素电极通过所述连接电极电连接。2.根据权利要求1所述的阵列基板，其特征在于，所述连接电极与所述公共电极同层设置。3.根据权利要求1所述的阵列基板，其特征在于，在垂直于所述衬底平面的方向上，所述源极与所述像素电极不重叠。4.根据权利要求1所述的阵列基板，其特征在于，形成所述漏极和所述源极的材料包括铜。5.根据权利要求1所述的阵列基板，其特征在于，形成所述连接电极的材料包括氧化铟锡。6.一种显示装置，其特征在于，包括权利要求1-5中任一项所述的阵列基板。7.一种制备阵列基板的方法，其特征在于，包括：在衬底的一侧依次形成公共电极、连接电极和栅极；形成栅绝缘层；形成有源层；形成漏极和源极，所述源极与所述连接电极电连接；形成像素电极，所述像素电极与所述连接电极电连接，且通过所述连接电极与所述源极电连接。8.根据权利要求7所述的方法，其特征在于，所述公共电极和所述连接电极通过一次构图工艺形成。9.根据权利要求7所述的方法，其特征在于，进一步包括在所述公共电极远离所述衬底的一侧形成公共电极线的步骤，且所述栅极和所述公共电极线通过一次构图工艺形成。10.根据权利要求7所述的方法，其特征在于，所述形成有源层进一步包括：在所述栅绝缘层远离所述衬底的一侧形成半导体层；...

【专利技术属性】
技术研发人员：姜涛，万云海，操彬彬，任襄华，
申请(专利权)人：京东方科技集团股份有限公司，合肥鑫晟光电科技有限公司，
类型：发明
国别省市：北京;11