一种基于RAM的通信控制单元和通信控制方法技术

本发明专利技术涉及一种基于RAM的通信控制单元和通信控制方法，包括：接收分流模块、信令报文解析模块、信令地址译码模块、缓存RAM、执行处理模块、响应地址译码模块、响应报文整合模块和发送汇聚模块。其中，缓存RAM采用双口RAM，用于接收和存储净荷和地址，并分别向执行处理模块和响应报文整合模块提供净荷。通过采用RAM的处理架构替代现有技术中的FIFO架构，具体采用双口RAM的形式或采用两个RAM的形式实现，能使得处理方式更灵活，便于指令的扩展和升级；此外，采用流水线的架构进行设计，能降低各个流程上的耦合性。通过基于RAM处理架构的设计，便于信令包扩展和修改，还便于FPGA其他模块访问信令和响应净荷中的可用信息。

Communication control unit based on RAM and communication control method

The invention relates to a RAM communication control unit and communication control method includes: receiving, based on signaling message distributing module, analysis module, signaling address decoding module, cache RAM, execution processing module, in response to the address decoding module, response message integration module and sending gathering module. Among them, the cache RAM uses double port RAM to receive and store payload and address, and provides payload to the processing module and the response message integration module respectively. Through the processing architecture using RAM technology to replace the existing FIFO architecture, the specific use of dual port RAM with two RAM form or in the form of, can make the process more flexible, easy to expand and upgrade instructions; in addition, the pipelined architecture design, can reduce the coupling of each process on the low. Through the design based on the RAM processing architecture, it facilitates the extension and modification of signaling packets, and also facilitates the access of FPGA and other modules to the available information in the signaling and response payload.

【技术实现步骤摘要】
一种基于RAM的通信控制单元和通信控制方法
本专利技术涉及通信
，尤其涉及一种基于RAM的通信控制单元和通信控制方法。
技术介绍
通常情况下，数据链路层的数据包较多，信令包较少。数据包多用于携带IP层以及以上各层媒体信息，而信令包主要用于携带链路层的控制信息。在CPU+FPGA的SOPC处理架构下，在进行网络处理的分层处理划分时，FPGA(可编程逻辑门阵列)会处理IP层中的部分报文和数据链路层的报文，其余层次的报文由CPU负责解析。由于通用处理器(如RAM、DSP)在进行数据链路层的信令报文解析和封装上会比较复杂，对实时性要求不敏感，处理速度很受限。若使用专用的网络处理芯片，虽然处理速度很快，但是在需求的变更和功能扩展时，会导致较长的研发周期和较高成本，开发维护难度很大。在实际使用时，利用可编程逻辑器件FPGA，由于FPGA并行性和可编程的特点，在进行数据链路层包的解析和处理上，能相对容易，而且处理效率较高。目前，在FPGA中处理信令报文，大多情况下是利用数据FIFO(FPGA内部一种先进先出IP核)作为缓存(图1)，利用状态机或其他时序逻辑进行条件判断的方式进行。但是，这种处本文档来自技高网...

【技术保护点】
一种基于RAM的通信控制单元，其特征在于，包括：信令报文解析模块、信令地址译码模块、缓存RAM、执行处理模块、响应地址译码模块和响应报文整合模块；信令报文解析模块，用于提取转发过来的信令报文的信令号和信令净荷，并分别转发到信令地址译码模块和缓存RAM；信令地址译码模块，用于接收信令号，根据信令号区分读信令和写信令，并对信令号进行地址译码；其中，针对写信令，输出写地址到缓存RAM；针对读信令，将读信令和读信令写地址发送到执行处理模块；缓存RAM，用于接收和存储净荷和地址，并分别向执行处理模块和响应报文整合模块提供净荷；执行处理模块，用于通过地址比对，将比对成功的地址作为执行地址传输到缓存RAM；...

【技术特征摘要】
1.一种基于RAM的通信控制单元，其特征在于，包括：信令报文解析模块、信令地址译码模块、缓存RAM、执行处理模块、响应地址译码模块和响应报文整合模块；信令报文解析模块，用于提取转发过来的信令报文的信令号和信令净荷，并分别转发到信令地址译码模块和缓存RAM；信令地址译码模块，用于接收信令号，根据信令号区分读信令和写信令，并对信令号进行地址译码；其中，针对写信令，输出写地址到缓存RAM；针对读信令，将读信令和读信令写地址发送到执行处理模块；缓存RAM，用于接收和存储净荷和地址，并分别向执行处理模块和响应报文整合模块提供净荷；执行处理模块，用于通过地址比对，将比对成功的地址作为执行地址传输到缓存RAM；缓存RAM根据执行地址读出的净荷，并将响应地址作为结果地址，连同读处理结果一同发送到缓存RAM；以及通过地址比对后，将响应号和响应地址发送给响应地址译码模块；响应地址译码模块，用于接收执行处理模块发送过来的响应号和响应地址，对响应地址进行译码，解译出读地址，将读地址发送到缓存RAM，并将响应号发送到响应报文整合模块；响应报文整合模块，用于分别从缓存RAM和响应地址译码模块获取响应净荷和响应号，将响应号和响应净荷进行整合。2.根据权利要求1所述的基于RAM的通信控制单元，其特征在于，通信控制单元还包括信令号FIFO、信令净荷FIFO、响应净荷FIFO、响应号FIFO；所述信令号FIFO设置在信令报文解析模块和信令地址译码模块之间，，信令报文解析模块提取信令报文的信令号后，发送到信令号FIFO中进行缓存，信令地址译码模块再从信令号FIFO中获取信令号；所述信令净荷FIFO设置在信令报文解析模块和缓存RAM之间，，信令报文解析模块提取信令报文的信令净荷后，发送到信令净荷FIFO中进行缓存，缓存RAM再从信令净荷FIFO中获取信令净荷；所述响应净荷FIFO设置在缓存RAM和响应报文整合模块之间，从缓存RAM中读出的净荷，发送到响应净荷FIFO中，响应报文整合模块再从响应净荷FIFO中获取响应净荷；所述响应号FIFO设置在响应地址译码模块和响应报文整合模块之间，响应地址译码模块输出响应号到响应号FIFO，响应报文整合模块再从响应号FIFO中获取响应号。3.根据权利要求1或2所述的基于RAM的通信控制单元，其特征在于，所述缓存RAM为双口RAM，在针对写信令时，根据信令地址译码模块解译出的写地址，将从信令报文解析模块中获取的净荷写入到写地址上；在针对读信令时，根据执行处理模块输出的执行地址读出净荷，发送到执行处理模块，并接收和保存从执行处理模块发送过来的结果地址和处理结果；缓存RAM还根据响应地址译码模块输出的读地址，读出对应地址的净荷，输出到响应报文整合模块。4.根据权利要求1所述的基于RAM的通信控制单元，其特征在于，所述缓存RAM包括信令缓存RAM和响应缓存RAM；其中，信令报文解析模块提取出信令净荷后，将净荷转发到信令缓存RAM；信令地址译码模块在针对写信令时，输出写地址到信令缓存RAM；执行处理模块将执行地址传输到信令缓存RAM，缓存RAM根据执行地址读出净荷并输出到执行处理模块；以及，执行处理模块将响应地址作为结果地址，连同读处理结果发送到响应缓存RAM；响应报文整合模块再从响应缓存RAM中获取响应净荷；响应地址译码模块将解译出的读地址发送到响应缓存RAM。5.根据权利要求2所述的基于RAM的通信控制单元，其特征在于所述缓存RAM包括信令缓存RAM和响应缓存RAM；其中，信令缓存RAM从信令净荷FIFO中获取信令净荷；信令地址译码模块在针对写信令时，输出写地址到信令缓存RAM；执行处理模块将执行地址传输到信令缓存RAM，缓存RAM根据执行地址读出的净荷到执行处理模块；以及，执行处理模块将响应地址作为结果地址，连同读处理结果发送到响应缓存RAM；响应缓存RAM再将响应净荷发送...

【专利技术属性】
技术研发人员：张翠，
申请(专利权)人：数据通信科学技术研究所，兴唐通信科技有限公司，
类型：发明
国别省市：北京,11