半导体装置、数据处理系统和半导体装置控制方法制造方法及图纸

本发明专利技术涉及半导体装置、数据处理系统和半导体装置控制方法。公开了这样一种半导体装置，所述半导体装置能够以增加的适宜度执行压缩和解压缩。所述半导体装置包括计算模块和存储器控制模块。所述计算模块包括计算单元和压缩电路。所述计算单元执行算术处理。所述压缩电路压缩指示所述算术处理的结果的数据。所述存储器控制模块包括访问电路和解压缩电路。所述访问电路将被压缩的数据写入存储器并且从所述存储器读取被写入的数据。所述解压缩部解压缩从所述存储器读取的数据并且将解压缩后的数据输出到所述计算模块。

Semiconductor device, data processing system, and semiconductor device control method

The invention relates to a semiconductor device, a data processing system, and a semiconductor device control method. Disclosed is a semiconductor device capable of performing compression and decompression with increased suitability. The semiconductor device includes a computing module and a memory control module. The computing module comprises a calculation unit and a compression circuit. The computing unit performs arithmetic processing. The compression circuit compresses data indicative of the results of the arithmetic processing. The memory control module includes an access circuit and a decompression circuit. The access circuit writes the compressed data to the memory and reads the data to be written from the memory. The decompression unit extracts the data read from the memory and outputs the decompressed data to the computing module.

【技术实现步骤摘要】
半导体装置、数据处理系统和半导体装置控制方法相关申请的交叉引用包括说明书、附图和摘要的、2015年11月30日提交的日本专利申请No.2015-232944的公开的全部内容通过引用被并入本文中。
本专利技术涉及半导体装置、数据处理系统和半导体装置控制方法。例如，本专利技术涉及执行算术处理的半导体装置、数据处理系统和半导体装置控制方法。
技术介绍
近年来，广泛使用执行图像处理和各种其他算术处理的半导体装置。当将图像和其他数据写入存储器并且从存储器读取它们时，半导体装置例如遵循预定标准执行编码、解码、压缩和解压缩。在例如日本未经审查的专利申请公开No.Hei10(1998)-27127中描述了与压缩和解压缩相关的熟知技术。根据日本未经审查的专利申请公开No.Hei10(1998)-27127，通过总线耦合到计算单元和存储装置的数据处理系统包括被设置在总线和计算单元之间的压缩电路和解压缩电路。压缩电路压缩指示计算单元处理的结果的数据并且将被压缩的数据存储在存储装置中。解压缩电路解压缩从存储装置读取的压缩数据并且用计算单元来处理被解压缩的数据。
技术实现思路
执行各种算术处理的半导体装置优选地以适于算术处理的最佳配置来执行压缩和解压缩。因此，为了以增加的适宜度来执行压缩和解压缩，做出本专利技术的一方面。从以下描述和附图中，其他优点和新颖特征将变得清楚。根据本专利技术的一个方面，提供了一种半导体装置，所述半导体装包括计算模块和存储器控制模块。所述计算模块包括算术处理部和压缩部。所述存储器控制模块包括访问部和解压缩部。在所述计算模块中，所述算术处理部执行算术处理并且所述压缩部压缩指示算术处理的结果的数据。在所述存储器控制模块中，所述访问部将被压缩的数据写入存储器并且从所述存储器读取被写入的数据，所述压缩部压缩从所述存储器读取的数据并且将解压缩后的数据输出到所述计算模块。本专利技术的以上方面能够以增加的适宜度执行压缩和解压缩。附图说明图1是示出根据第一基本示例的数据处理系统的示例性构造的示图；图2是示出根据第二基本示例的数据处理系统的示例性构造的示图；图3是示出根据第三基本示例的数据处理系统的示例性构造的示图；图4是示出根据本专利技术的第一实施例的数据处理系统的示意性构造的示图；图5是示出根据第一实施例的数据处理系统的示意性构造的示图；图6是示出根据第一实施例的数据处理系统的示意性构造的示图；图7是示出根据第一实施例的计算单元的输出数据的示图；图8是示出根据第一实施例的计算单元的输出数据的示图；图9是示出根据第一实施例的缓冲器的示例性构造的示图；图10是示出根据第一实施例的缓冲器的输入/输出操作的示图；图11是示出根据第一实施例的缓冲器的输入/输出操作的示图；图12是示出根据第一实施例的缓冲器的输入/输出操作的示图；图13是示出根据第一实施例的缓冲器的输入/输出操作的示图；图14是示出根据第一实施例的缓冲器的输入/输出操作的示图；图15是示出数据长度和存储器访问效率之间的关系的曲线图；图16是示出根据本专利技术的第二实施例的压缩数据的示图；图17是示出根据本专利技术的第三实施例的存储器控制模块的示例性构造的示图；图18是示出根据第三实施例的存储器访问操作的示图；图19是示出根据本专利技术的第四实施例的被压缩的数据的示图；以及图20是示出根据第四实施例的存储器访问操作的示图。具体实施方式在下面的描述中和附图中，为了清楚说明，根据需要做出了省略和简化。另外，可由CPU、存储器、或其他电路来实现用于附图中被描绘为执行各种处理的功能块的各种元件的硬件，而例如可由被加载在存储器中的程序来实现用于这些元件的软件。因此，本领域的技术人员要理解，功能块不限于硬件或软件，但可仅仅由硬件，仅仅由软件，或由硬件和软件的组合以各种方式来实现该功能块。另外，用相同的参考标号来指定附图中的类似元件，并且将不对其进行冗余描述。第一基本示例至第三基本示例首先，将描述构成实施例的基础的第一基本示例至第三基本示例。图1至图3分别示出根据第一基本示例、第二基本示例和第三基本示例的数据处理系统的构造。如图1至图3中所示，根据第一基本示例至第三基本示例的数据处理系统91-93均包括半导体装置(LSI)901-903和SDRAM200。SDRAM200存储半导体装置901-903的数据。半导体装置901-903包括多个计算模块110(例如，计算模块110_A-110_C)和存储器控制模块120。计算模块110通过例如数据总线130被耦合到存储器控制模块120。计算模块110中的每个充当用于执行算术处理的计算部分，并且包括计算单元111(例如，111_A-111_C)，以便实现算术处理功能。存储器控制模块120充当存储器控制部分并且为实现此控制功能包括访问电路121存储器控制部分其用于遵循来自计算模块110的请求控制相对于SDRAM200的读/写操作，。计算单元111通过数据总线130和存储器控制模块120将数据存储在SDRAM200中并且从SDRAM200读取数据。SDRAM200是用于存储半导体装置的数据的存储器的示例，因此可被不同的存储装置取代。半导体装置901-903还包括压缩电路11和解压缩电路21。压缩电路11压缩指示计算结果的数据。解压缩电路21解压缩被压缩的数据。半导体装置901、半导体装置902和半导体装置903是在压缩电路11和解压缩电路21的布局方面不同的示例。如图1中所示，根据第一基本示例的半导体装置901被构造成，使得压缩电路11和解压缩电路21被设置在计算模块110和数据总线130之间。压缩电路11和解压缩电路21与数据总线130成一对一关系。如图2中所示，根据第二基本示例的半导体装置902被构造成，使得压缩电路11和解压缩电路21被设置在存储器控制模块120中。压缩电路11和解压缩电路21与存储器控制模块120成一对一关系。各计算单元111基于其算术处理的特征来输出输出数据。也就是说，对于不同的计算单元而言，开始传递输出数据的地址、传递的长度、和数据的格式(连续或离散的)不同。当如第一或第二基本示例中一样压缩电路11和解压缩电路21与数据总线130或存储器控制模块120成一对一关系时，压缩电路需要压缩所有计算单元111的输出。在这种情况下，压缩效率不可被增大。更具体地，尽管对于不同的计算单元而言输出特性不同，但使用同一压缩电路来进行压缩。因此，不可在适于压缩的数据结构中执行压缩。这样造成了压缩效率减小的问题。同时，如图3中所示，根据第三基本示例的半导体装置903被构造成，使得压缩电路11和解压缩电路21被设置在各计算模块110之间。压缩电路11和解压缩电路21与各计算单元111成一对一关系。即使当如第三基本示例中一样压缩电路11和解压缩电路21与各计算单元111成一对一关系时，压缩效率也可能不被增大。原因在于，当指示计算结果的数据将被另一个计算单元使用时，数据需要被压缩在公共数据结构中，以便允许其他计算单元解压缩该数据。如果公共数据结构用于压缩，则不可根据各计算单元的输出来压缩数据。这造成与以上提到的问题类似的问题。另外，当采用第三基本示例中说明的构造时，不执行压缩的计算单元111_C需要解压缩电路21_C读取被另一个计算单元111压缩的数据。因此，对于所本文档来自技高网...

【技术保护点】
一种半导体装置，所述半导体装置包括：计算模块；以及存储器控制模块，其中，所述计算模块包括：算术处理部，其执行算术处理；以及压缩部，其压缩指示所述算术处理的结果的数据，以及其中，所述存储器控制模块包括：访问部，其将被压缩的数据写入存储器中，并且从所述存储器读取被写入的数据；以及解压缩部，其解压缩从所述存储器读取的数据，并且将解压缩后的数据输出到所述计算模块。

【技术特征摘要】
2015.11.30 JP 2015-2329441.一种半导体装置，所述半导体装置包括：计算模块；以及存储器控制模块，其中，所述计算模块包括：算术处理部，其执行算术处理；以及压缩部，其压缩指示所述算术处理的结果的数据，以及其中，所述存储器控制模块包括：访问部，其将被压缩的数据写入存储器中，并且从所述存储器读取被写入的数据；以及解压缩部，其解压缩从所述存储器读取的数据，并且将解压缩后的数据输出到所述计算模块。2.根据权利要求1所述的半导体装置，所述半导体装置还包括：转换部，其将指示所述算术处理的结果的数据转换成以压缩处理单位来形成的数据，其中，所述压缩部以所述压缩处理单位对所述数据进行压缩。3.根据权利要求2所述的半导体装置，其中，所述转换部将指示所述算术处理的结果的数据转换成被构造为具有预定长度和连续地址的数据。4.根据权利要求2所述的半导体装置，其中，所述转换部是缓冲器，所述缓冲器以所述压缩处理单位来存储指示所述算术处理的结果的数据。5.根据权利要求4所述的半导体装置，其中，所述算术处理部以所述算术处理的单位来按顺序地输出具有非连续地址的数据，以及其中，所述缓冲器以使被输出数据具有连续地址的方式来存储所述被输出数据。6.根据权利要求1所述的半导体装置，其中，当从所述存储器读取的数据是被压缩的时，所述解压缩部解压缩所述数据。7.根据权利要求6所述的半导体装置，其中，当从所述存储器读取数据时，所述算术处理部输出存储器读取命令和指示所述数据是被压缩还是未被压缩的标志，以及其中，当从所述存储器读取的数据是被压缩的时，所述解压缩部根据所述标志来解压缩所述数据。8.根据权利要求1所述的半导体装置，其中，所述压缩部以预定的压缩单位来压缩数据，并且以与压缩之前所使用的对应地址相同的所述压缩单位的初始地址来将被压缩的数据写入所述存储器中。9.根据权利要求1所述的半导体装置，其中，所述存储器控制模块包括地址转换部，所述地址转换部转换由所述计算模块请求的地址，以及其中，所述访问...

【专利技术属性】
技术研发人员：松原胜重，望月诚二，桥本亮司，加谷俊之，中泽公彦，入田隆宏，津田哲治，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本,JP