一种控制存储器的方法、装置及终端制造方法及图纸

本发明专利技术实施例公开了一种控制存储器的方法、装置及终端，其中方法包括实时获取多个处理器分别对应的总线需求频率并确定最大的总线需求频率；根据预设规则选取最大的总线需求频率所对应的内存运行频率；判断实时总线运行频率与最大的总线需求频率是否相同；若相同，判断实时内存运行频率与所述内存运行频率是否相同；若实时内存运行频率与内存运行频率不相同，将最大的总线需求频率所对应的内存运行频率确定为新的实时内存运行频率。本发明专利技术实施例通过动态地调整总线的运行频率以及内存的运行频率，从而节省系统功耗。

Method, device and terminal for controlling memory

The embodiment of the invention discloses a method and a memory control device and a terminal, wherein the method comprises bus demand frequency real-time access to multiple processors respectively and determine the maximum frequency of the bus demand; according to the memory operation frequency preset rule selection frequency corresponding to the maximum demand bus; bus demand real-time bus frequency and frequency the largest is the same; if the same judgment, real-time memory operating frequency and the memory operation frequency is the same; if the real-time memory operating frequency and memory operating frequency is not the same as the memory operation frequency will bus demand frequency corresponding to the maximum operating frequency determined for real time memory new. The embodiment of the invention saves the power consumption of the system by dynamically adjusting the running frequency of the bus and the running frequency of the memory.

【技术实现步骤摘要】
一种控制存储器的方法、装置及终端
本专利技术涉及电子
，尤其涉及一种控制存储器的方法、装置及终端。
技术介绍
现在的智能终端功能复杂，性能强大，而且一般的智能终端都远不止一个处理器，一般都至少包括多个处理器，比如中央处理器(CPU，CentralProcessingUnit)、图形处理器(GPU，GraphicsProcessingUnit)、无线处理器、多媒体处理器以及调制解调处理器等。尽管一般的终端都有多个处理器，但是一般情况下一个终端都只有一个内存，这些不同的处理器在不同时刻会共用一个内存，不同的处理器通过各自的总线连接到同一个内存上，即通过不同的总线来跟内存传输数据。但是，目前一些厂家的不同处理器在使用内存时，内存的运行频率相对比较固定，在处理器和内存之间公用的一些总线的运行频率也相对比较固定，有时候某些系统的处理器对总线的运行频率和内存的运行频率的需求没有那么高时，会使得整个终端系统的功耗较多，并存在一定浪费。
技术实现思路
本专利技术实施例提供一种控制存储器的方法、装置及终端，可根据不同处理器对总线的运行频率的需求，动态地调整总线的运行频率以及内存的运行频率，从而节省系统功耗。第一方面，本专利技术实施例提供了一种控制存储器的方法，该方法包括，实时获取多个处理器分别对应的总线需求频率并确定最大的总线需求频率；根据预设规则选取所述最大的总线需求频率所对应的内存运行频率；获取实时总线运行频率并判断所述实时总线运行频率与所述最大的总线需求频率是否相同；若实时总线运行频率与所述最大的总线需求频率相同，获取实时内存运行频率并判断所述实时内存运行频率与所述内存运行频率是否相同；若实时内存运行频率与所述内存运行频率不相同，将所述最大的总线需求频率所对应的内存运行频率确定为新的实时内存运行频率。第二方面，本专利技术实施例还提供了一种装置，该装置包括，获取单元，用于实时获取多个处理器分别对应的总线需求频率并确定最大的总线需求频率；匹配单元，用于根据预设规则选取所述最大的总线需求频率所对应的内存运行频率；第一判断单元，用于获取实时总线运行频率并判断所述实时总线运行频率与所述最大的总线需求频率是否相同；第二判断单元，用于若实时总线运行频率与所述最大的总线需求频率相同，获取实时内存运行频率并判断所述实时内存运行频率与所述内存运行频率是否相同；第一调整单元，用于若实时内存运行频率与所述内存运行频率不相同，将所述最大的总线需求频率所对应的内存运行频率确定为新的实时内存运行频率。第三方面，本专利技术实施例还提供了一种终端，该终端包括多个处理器、总线、内存以及如上所述的装置，每个处理器均通过总线与所述内存电性相连，所述装置分别与所述每个处理器、所述总线以及所述内存电性相连，以控制所述总线的实时运行频率以及所述内存的实时运行频率。本专利技术实施例能够通过实时统计各个不同处理器对总线的运行频率的需求情况，动态地根据确定的总线的运行频率来调整内存的运行频率，从而可以有效节省系统功耗，提高内存的使用效率。附图说明为了更清楚地说明本专利技术实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本专利技术实施例提供的一种控制存储器的方法的示意流程图；图2是本专利技术实施例提供的方法中步骤S101的子示意流程图；图3是本专利技术实施例提供的一种装置的示意性框图；图4是本专利技术实施例提供的装置终的获取单元101的子示意流程图；图5是本专利技术实施例提供的一种终端的示意性框图；图6是本专利技术另一实施例提供的一种终端的示意性框图；图7是本专利技术另一实施例提供的一种终端的示意性框图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。还应当理解，在此本专利技术说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本专利技术。如在本专利技术说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。还应当进一步理解，在本专利技术说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。参见图1，其是本专利技术实施例所提供一种控制存储器的方法的示意流程图，本专利技术实施例中的存储器可以是双倍速率同步动态随机存储器(DDRSDRAM，DoubleDataRateSDRAM)，如图所示的方法可包括以下步骤，步骤S101，实时获取多个处理器分别对应的总线需求频率并确定最大的总线需求频率。其中，处理器在运行过程中会对总线的运行频率有相对应的需求，只有总线的运行频率达到处理器所需的需求频率时，才能够保证处理器运行的更为顺畅。故此时需要实时地获取多个处理器分别对应的总线需求频率，再根据对比分析确定最大的总线需求频率。步骤S102，根据预设规则选取所述最大的总线需求频率所对应的内存运行频率。其中，一般来说，总线的运行频率跟内存的运行频率是相对应的，故可以根据预设规则以及所述的最大的总线需求频率来确定对应的内存需要的运行频率，以使得处理器能够高效运行，并能够使得相关数据的传输和读取更为快速顺畅。当然，作为优选的，所述步骤S102具体包括，根据预设的总线运行频率与内存运行频率的对应关系选取所述最大的总线需求频率所对应的内存运行频率。根据总线支持的频率等级以及内存的频率等级之间的对应关系，确定预设的总线运行频率与内存运行频率的对应关系。根据预设的总线运行频率与内存运行频率的对应关系，匹配出所述最大的总线需求频率应对应的内存运行频率。例如，当存储器为双倍速率同步动态随机存储器(DDRSDRAM，DoubleDataRateSDRAM)时，本专利技术实施例中的内存即为DDR内存。故当总线运行频率为400MHz时，对应的DDR内存运行频率为300MHz；当总线运行频率为为300MHz时，对应的DDR内存运行频率为225MHz；当总线运行频率为为200MHz时，对应的DDR内存运行频率为150MHz；当总线运行频率为为100MHz时，对应的DDR内存运行频率为75MHz。步骤S103，获取实时总线运行频率并判断所述实时总线运行频率与所述最大的总线需求频率是否相同。其中，为了更为准确地调整总线的运行频率，动态地节省功耗，需要确定实时总线运行频率与各个处理器的总线需求频率中的最大的总线需求频率是否相同。步骤S104，若实时总线运行频率与所述最大的总线需求频率相同，获取实时内存运行频率并判断所述实时内存运行频率与所述内存运行频率是否相同。其中，当实时总线运行频率与最大的总线需求频率相同的时候，则为了更为准确地调整内存的运行频率以适应实本文档来自技高网...

【技术保护点】
一种控制存储器的方法，其特征在于，包括，实时获取多个处理器分别对应的总线需求频率并确定最大的总线需求频率；根据预设规则选取所述最大的总线需求频率所对应的内存运行频率；获取实时总线运行频率并判断所述实时总线运行频率与所述最大的总线需求频率是否相同；若实时总线运行频率与所述最大的总线需求频率相同，获取实时内存运行频率并判断所述实时内存运行频率与所述内存运行频率是否相同；若实时内存运行频率与所述内存运行频率不相同，将所述最大的总线需求频率所对应的内存运行频率确定为新的实时内存运行频率。

【技术特征摘要】
1.一种控制存储器的方法，其特征在于，包括，实时获取多个处理器分别对应的总线需求频率并确定最大的总线需求频率；根据预设规则选取所述最大的总线需求频率所对应的内存运行频率；获取实时总线运行频率并判断所述实时总线运行频率与所述最大的总线需求频率是否相同；若实时总线运行频率与所述最大的总线需求频率相同，获取实时内存运行频率并判断所述实时内存运行频率与所述内存运行频率是否相同；若实时内存运行频率与所述内存运行频率不相同，将所述最大的总线需求频率所对应的内存运行频率确定为新的实时内存运行频率。2.如权利要求1所述的方法，其特征在于，所述方法还包括，若实时总线运行频率与所述最大的总线需求频率不相同，则将所述最大的总线需求频率确定为新的实时总线运行频率，并返回所述获取实时内存运行频率并判断所述实时内存运行频率与所述内存运行频率是否相同的步骤。3.如权利要求1所述的方法，其特征在于，所述实时获取所有处理器对应的总线需求频率并确定最大的总线需求频率具体包括，实时统计每个处理器的运行频率；根据所述运行频率确定每个处理器对应的总线需求频率；根据每个处理器对应的总线需求频率确定最大的总线需求频率。4.如权利要求1所述的方法，其特征在于，所述根据预设规则选取所述最大的总线需求频率所对应的内存运行频率具体包括，根据预设的总线运行频率与内存运行频率的对应关系选取所述最大的总线需求频率所对应的内存运行频率。5.一种装置，其特征在于，包括，获取单元，用于实时获取多个处理器分别对应的总线需求频率并确定最大的总线需求频率；匹配单元，用于根据预设规则选取所述最大的总线需求频率所对应的内存运行频率；第一判断单元，用于获取实时总线运行频率并判断所述实时总线运行频率与所述最大的总线需求频率是否相同；第二判断单元，用于若实时总线运行频率与所述最大的总线需求频率相同...

【专利技术属性】
技术研发人员：辛将，
申请(专利权)人：深圳市金立通信设备有限公司，
类型：发明
国别省市：广东,44