一种按比特写数据的方法及装置制造方法及图纸

本发明专利技术实施例提供一种按比特写数据的方法及装置，涉及芯片技术领域，能够降低对系统总线的带宽的占用率。该方法包括：CPU通过系统总线向BWC发送第一写命令，第一写命令中包括待写比特的写地址、需向待写比特写入的写数据、待写比特的起始位以及待写比特的结束位，第一写命令用于触发BWC根据写地址，将写数据写入由起始位和结束位指示的待写比特。该方法应用于SOC芯片中。

Method and device for writing data by bit

The embodiment of the invention provides a method and a device for writing data by bit, which relates to the chip technical field and can reduce the occupation rate of the bandwidth of the system bus. The method comprises: CPU sends commands to the BWC first write through the system bus, including the first write command bits to be written to the write address, to write bit write write data, to start writing bits and bits to be written over, first write command is used to trigger the BWC according to the write address and write data write and stop bit by bit starting to write instructions. This method is applied to SOC chip.

【技术实现步骤摘要】
一种按比特写数据的方法及装置
本专利技术涉及芯片
，尤其涉及一种按比特写数据的方法及装置。
技术介绍
随着芯片技术的不断发展，片上系统(英文：systemonchip，缩写：SOC)(也称为系统级芯片)的应用越来越广泛。通常，在SOC内部，寄存器的位宽(即每次对寄存器进行读写的最大比特数)一般是32个比特，若中央处理器(英文：centralprocessingunit，缩写：CPU)需要对寄存器中的某个特定比特写数据，则CPU需要先从寄存器中读出全部32个比特的数据(以下简称原数据)，然后再对该特定比特写数据，最后再将写数据后的32个比特的数据(以下简称新数据)写入寄存器。示例性的，如图1所示，为CPU对寄存器中的第二个比特(以下简称b2)写数据的示意图。具体的，当CPU需要对寄存器中的b2写数据，则CPU首先通过系统总线发送读命令，从寄存器中读出原数据(例如10…01010)；然后CPU将需写入数据写入b2(例如将b2写为1)，最后CPU再通过系统总线发送写命令将新数据(例如10…01110)写入寄存器，从而完成按比特写数据的过程。然而，上述按比特写数据的过程中，由于完成一次写数据就需要CPU通过系统总线发送两次命令，即CPU通过系统总线发送一次读命令以及通过系统总线发送一次写命令，因此导致对系统总线的带宽的占用率较高。
技术实现思路
本专利技术的实施例提供一种按比特写数据的方法及装置，能够降低对系统总线的带宽的占用率。为达到上述目的，本专利技术的实施例采用如下技术方案：第一方面，本专利技术实施例提供一种按比特写数据的方法，所述方法包括：中央处理器CPU通过系统总线向按比特写数据控制器BWC发送第一写命令，所述第一写命令中包括待写比特的写地址、需向所述待写比特写入的写数据、所述待写比特的起始位以及所述待写比特的结束位，所述第一写命令用于触发所述BWC根据所述写地址，将所述写数据写入由所述起始位和所述结束位指示的所述待写比特。第二方面，本专利技术实施例提供一种按比特写数据的方法，所述方法包括：按比特写数据控制器BWC通过系统总线接收中央处理器CPU发送的第一写命令，所述第一写命令中包括待写比特的写地址、需向所述待写比特写入的写数据、所述待写比特的起始位以及所述待写比特的结束位；所述BWC根据所述写地址，将所述写数据写入由所述起始位和所述结束位指示的所述待写比特。第三方面，本专利技术实施例提供一种中央处理器CPU，所述CPU包括：发送单元，用于通过系统总线向按比特写数据控制器BWC发送第一写命令，所述第一写命令中包括待写比特的写地址、需向所述待写比特写入的写数据、所述待写比特的起始位以及所述待写比特的结束位，所述第一写命令用于触发所述BWC根据所述写地址，将所述写数据写入由所述起始位和所述结束位指示的所述待写比特。第四方面，本专利技术实施例提供一种按比特写数据控制器BWC，所述BWC包括：接收单元，用于通过系统总线接收中央处理器CPU发送的第一写命令，所述第一写命令中包括待写比特的写地址、需向所述待写比特写入的写数据、所述待写比特的起始位以及所述待写比特的结束位；写入单元，用于根据所述接收单元接收的所述写地址，将所述接收单元接收的所述写数据写入由所述起始位和所述结束位指示的所述待写比特。本专利技术实施例提供一种按比特写数据的方法及装置，由CPU通过系统总线向BWC发送第一写命令，第一写命令中包括待写比特的写地址、需向待写比特写入的写数据、待写比特的起始位以及待写比特的结束位，第一写命令用于触发BWC根据写地址，将写数据写入由该起始位和该结束位指示的待写比特。基于上述技术方案，由于CPU可以将待写比特的写地址、需向待写比特写入的写数据、待写比特的起始位以及待写比特的结束位携带在写命令中发送给BWC，由BWC根据该写地址，将该写数据写入由该起始位和该结束位指示的待写比特，因此本专利技术实施例提供的按比特写数据的方法中，CPU只需要通过系统总线向BWC发送一次写命令，即第一写命令就可以完成按比特写数据的过程，而无需像现有技术一样需要CPU通过系统总线发送两次命令才能完成按比特写数据的过程，从而能够降低对系统总线的带宽的占用率。附图说明图1为现有技术提供的CPU对寄存器写数据的示意图；图2为本专利技术实施例提供的SOC的结构示意图；图3为本专利技术实施例提供的按比特写数据的方法示意图一；图4为本专利技术实施例提供的数据格式示意图；图5为本专利技术实施例提供的按比特写数据的方法示意图二；图6为本专利技术实施例提供的按比特写数据的方法示意图三；图7为本专利技术实施例提供的按比特写数据的方法示意图四；图8为本专利技术实施例提供的按比特写数据的方法示意图五；图9为本专利技术实施例提供的CPU对寄存器写数据的示意图；图10为本专利技术实施例提供的CPU的结构示意图一；图11为本专利技术实施例提供的CPU的结构示意图二；图12为本专利技术实施例提供的BWC的结构示意图一；图13为本专利技术实施例提供的BWC的结构示意图二。具体实施方式本文中字符“/”，一般表示前后关联对象是一种“或者”的关系。例如，A/B可以理解为A或者B。本专利技术的说明书和权利要求书中的术语“第一”和“第二”等是用于区别不同的对象，而不是用于描述对象的特定顺序。例如，第一写命令和第二写命令等是用于区别不同的命令，而不是用于描述命令的特征顺序。本专利技术实施例中，第n个比特与bn可以互相替换，例如第二个比特也可以表示为b2、第三个比特也可以表示为b3等。在本专利技术的描述中，除非另有说明，“多个”的含义是指两个或两个以上。例如，多个CPU是指两个或两个以上CPU；多个寄存器是指两个或两个以上寄存器。此外，本专利技术的描述中所提到的术语“包括”和“具有”以及它们的任何变形，意图在于覆盖不排它的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括其他没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、接口、技术之类的具体细节，以便透切理解本专利技术。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本专利技术。在其它情况中，省略对众所周知的装置、电路以及方法的详细说明，以免不必要的细节妨碍本专利技术的描述。下面结合附图对本专利技术实施例提供的按比特写数据的方法及装置进行详细地描述。显然，所描述的实施例仅仅是本专利技术的一部分实施例，而不是全部的实施例。本专利技术实施例提供的按比特写数据的方法及装置可以应用于SOC中。如图2所示，为本专利技术实施例提供的一种SOC的结构示意图。在图2中，SOC包括CPU10、寄存器11、按比特写控制器(英文：bitwritecontroller，缩写：BWC)12和系统总线13。其中CPU10和BWC12之间通过系统总线13连接并完成相互间的通信。可选的，本专利技术实施例中，上述BWC可以为独立于寄存器的一个控制器，也可以为集成在寄存器中的一个控制模块，具体的实现形式可以根据SOC的形态/SOC的实际使用需求/SOC的实际应用场景来确定，本专利技术不作具体限定。可选的，本专利技术实施例中，SOC可以包括多个CPU，也可以包括多个寄存器。具体的，SOC可以包括一本文档来自技高网...

【技术保护点】
一种按比特写数据的方法，其特征在于，所述方法包括：中央处理器CPU通过系统总线向按比特写数据控制器BWC发送第一写命令，所述第一写命令中包括待写比特的写地址、需向所述待写比特写入的写数据、所述待写比特的起始位以及所述待写比特的结束位，所述第一写命令用于触发所述BWC根据所述写地址，将所述写数据写入由所述起始位和所述结束位指示的所述待写比特。

【技术特征摘要】
1.一种按比特写数据的方法，其特征在于，所述方法包括：中央处理器CPU通过系统总线向按比特写数据控制器BWC发送第一写命令，所述第一写命令中包括待写比特的写地址、需向所述待写比特写入的写数据、所述待写比特的起始位以及所述待写比特的结束位，所述第一写命令用于触发所述BWC根据所述写地址，将所述写数据写入由所述起始位和所述结束位指示的所述待写比特。2.根据权利要求1所述的方法，其特征在于，所述方法还包括：所述CPU通过所述系统总线接收所述BWC发送的响应信号，所述响应信号用于指示所述BWC向所述待写比特写入所述写数据的状态；所述CPU根据所述响应信号，确定所述BWC向所述待写比特写入所述写数据是否成功。3.一种按比特写数据的方法，其特征在于，所述方法包括：按比特写数据控制器BWC通过系统总线接收中央处理器CPU发送的第一写命令，所述第一写命令中包括待写比特的写地址、需向所述待写比特写入的写数据、所述待写比特的起始位以及所述待写比特的结束位；所述BWC根据所述写地址，将所述写数据写入由所述起始位和所述结束位指示的所述待写比特。4.根据权利要求3所述的方法，其特征在于，所述BWC根据所述写地址，将所述写数据写入由所述起始位和所述结束位指示的所述待写比特，包括：所述BWC向由所述写地址指示的寄存器发送读命令，所述读命令用于读取所述寄存器中的第一数据；所述BWC接收所述寄存器发送的所述第一数据；所述BWC将所述第一数据中由所述起始位和所述结束位指示的所述待写比特的数据修改为所述写数据，得到第二数据；所述BWC向所述寄存器发送第二写命令，所述第二写命令中包括所述第二数据，所述第二写命令用于将所述第二数据写入所述寄存器中。5.根据权利要求4所述的方法，其特征在于，所述BWC通过系统总线接收CPU发送的第一写命令之后，所述BWC向由所述写地址指示的寄存器发送读命令之前，所述方法还包括：所述BWC确定所述写地址为预设的虚拟地址空间中的虚拟地址；所述BWC根据预设的地址映射关系，确定预设的实际地址空间中与所述虚拟地址对应的实际地址，所述地址映射关系用于指示所述虚拟地址和所述实际地址之间的映射关系；其中，由所述写地址指示的寄存器为由所述实际地址指示的寄存器。6.一种...

【专利技术属性】
技术研发人员：王强，
申请(专利权)人：青岛海信电器股份有限公司，
类型：发明
国别省市：山东,37