局部互连结构的制作方法技术

本发明专利技术提供一种局部互连结构的制作方法，包括：提供半导体衬底，半导体衬底内形成有隔离区域；在半导体衬底上形成栅极堆栈结构及第一硬掩膜层；在栅极堆栈结构及第一硬掩膜层两侧形成第一侧墙结构；去除需要形成局部互连的栅极堆栈结构两侧的第一侧墙结构；形成第二多晶硅层；在第二多晶硅层上形成第二硬掩膜层；图形化所述第二硬掩膜层；去除位于第一硬掩膜层及隔离区域上方的第二多晶硅层；去除第一硬掩膜层、第二硬掩膜层及第二侧墙结构。本发明专利技术的局部互连结构的制作方法，可以使得连接通孔的刻蚀得到精准的控制，不会对后续层间介质层的形成造成影响，可以减少所需形成的连接通孔的数量，进而简化了工艺，节约了生产成本。

【技术实现步骤摘要】
局部互连结构的制作方法
本专利技术属于半导体工艺领域，特别是涉及一种局部互连结构的制作方法。
技术介绍
随着半导体工艺的发展，半导体器件的关键尺寸逐步减小，已增加单位面积内器件的密度，进而降低生产成本。然而，当半导体器件的关键尺寸减小到一定的程度，有源区的关键尺寸、多晶硅的关键尺寸、连接通孔的关键尺寸、以及连接通孔与多晶硅的距离很难使用常规工艺进一步缩小，成为制约半导体器件进一步缩小的关键因素。现有工艺中，一般通过增加侧墙刻蚀工艺以打开栅极多晶硅层两侧的侧墙，而后沉积另一多晶硅层，以实现栅极与栅极、栅极与源/漏极的局部互连。该工艺可以减少互连结构的数量，并可以减小半导体器件的尺寸，进而实现半导体芯片尺寸的减小。然而，随着半导体器件关键尺寸的进一步缩小，上述工艺仍然面临许多挑战，譬如，打开栅极多晶硅层两侧的侧墙后形成的所述另一多晶硅层之间的间隙非常小，只有30nm，使得传统的光刻工艺无法实现对其进行覆盖光刻，使得连接通孔难以形成。通过自对准侧墙工艺可以扩大关键尺寸窗口，然而，自对准侧墙工艺中包括多步湿法清洗的步骤，湿法清晰会对栅极侧墙表面及隔离区域表面形成凸台，进而影响后续连接通孔及层本文档来自技高网...

【技术保护点】
一种局部互连结构的制作方法，其特征在于，包括：提供半导体衬底，所述半导体衬底内形成有隔离区域；在所述隔离区域之外的所述半导体衬底上形成栅极堆栈结构，并在所述栅极堆栈结构顶部形成第一硬掩膜层；所述栅极堆栈结构由下至上依次包括隧穿氧化层、第一多晶硅层及栅间介电层；在所述栅极堆栈结构及所述第一硬掩膜层两侧形成第一侧墙结构；去除需要与相邻栅极堆栈结构形成局部互连的所述栅极堆栈结构两侧的所述第一侧墙结构；形成第二多晶硅层，所述第二多晶硅层覆盖由所述栅极堆栈结构、所述第一硬掩膜层及所述第一侧墙结构构成的栅极结构，并填满相邻所述栅极结构之间的间隙；在所述第二多晶硅层上形成第二硬掩膜层；图形化所述第二硬掩膜层...

【技术特征摘要】
1.一种局部互连结构的制作方法，其特征在于，包括：提供半导体衬底，所述半导体衬底内形成有隔离区域；在所述隔离区域之外的所述半导体衬底上形成栅极堆栈结构，并在所述栅极堆栈结构顶部形成第一硬掩膜层；所述栅极堆栈结构由下至上依次包括隧穿氧化层、第一多晶硅层及栅间介电层；在所述栅极堆栈结构及所述第一硬掩膜层两侧形成第一侧墙结构；去除需要与相邻栅极堆栈结构形成局部互连的所述栅极堆栈结构两侧的所述第一侧墙结构；形成第二多晶硅层，所述第二多晶硅层覆盖由所述栅极堆栈结构、所述第一硬掩膜层及所述第一侧墙结构构成的栅极结构，并填满相邻所述栅极结构之间的间隙；在所述第二多晶硅层上形成第二硬掩膜层；图形化所述第二硬掩膜层，以在所述第二硬掩膜层内形成开口，所述开口暴露出位于所述第一硬掩膜层及所述隔离区域上方的所述第二多晶硅层；去除位于所述第一硬掩膜层及所述隔离区域上方的所述第二多晶硅层；去除所述第一硬掩膜层及所述第二硬掩膜层。2.根据权利要求1所述的局部互连结构的制作方法，其特征在于：形成所述第二多晶硅层之后，在所述第二多晶硅层上形成所述第二硬掩膜层之前，还包括将所述第二多晶硅层进行平坦化处理的步骤。3.根据权利要求2所述的局部互连结构的制作方法，其特征在于：平坦化处理后，所述第二多晶硅层的上表面与所述第一硬掩膜层的上表面相平齐。4.根据权利要求3所述的局部互连结构的制作方法，其特征在于：平坦化处理后，还包括在所述第二多晶硅层上再次形成第二多晶硅层的步骤，以使得最终形成的所述第二多晶硅层的上表面高于所述第一硬掩膜层的上表面。5.根据权利要求2所述的局部互连结构的制作方法，其特征在于：平坦化处理后，所...

【专利技术属性】
技术研发人员：李敏，吴永玉，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31