蚀刻方法技术

本发明专利技术的目的在于提供一种提高在对不同种类的蚀刻对象膜进行蚀刻之际的基板的温度控制性和蚀刻的均匀性的蚀刻方法。一种蚀刻方法，其具有如下工序：第1工序，在该第1工序中，在晶圆的温度是－35℃以下的极低温环境中，从第1高频电源输出第1高频的电力，从第2高频电源输出频率比所述第1高频低的第2高频的电力，从含氢气体以及含氟气体生成等离子体，利用等离子体对层叠氧化硅膜以及氮化硅膜而成的层叠膜和氧化硅膜的单层膜进行蚀刻；第2工序，在该第2工序中，停止所述第2高频电源的输出，反复进行多次所述第1工序和所述第2工序，所述第1工序的时间比所述第2工序的时间短。

【技术实现步骤摘要】
蚀刻方法
本专利技术涉及蚀刻方法。
技术介绍
提出了一种在低温环境下在氧化硅膜蚀刻高深径比的孔的方法(参照例如专利文献1)。例如，在3DNAND闪速存储器等三维层叠半导体存储器的制造中，使用上述方法能够在氧化硅膜与氮化硅膜的层叠膜、氧化硅膜的单层膜蚀刻高深径比的孔、槽。现有技术文献专利文献专利文献1：日本特开平7－22393号公报专利文献2：日本特公昭62－50978号公报专利文献3：日本特公平7－22149号公报专利文献4：日本特许第2956524号公报
技术实现思路
专利技术要解决的问题然而，在上述方法中，具有这样的问题：在对上述层叠膜和单层膜进行同时加工的情况下，两者的蚀刻对象膜的蚀刻速度不同，因此，加工时间变长，生产率变差。另外，在使用了等离子体的蚀刻中，重要的是，避免因来自等离子体的热量输入引起的基板温度的上升，对氧化硅膜与氮化硅膜的层叠膜、氧化硅膜的单层膜均匀地进行蚀刻。针对上述问题，在一方面，本专利技术的目的在于提高在对不同种类的蚀刻对象膜进行蚀刻之际的基板的温度控制性和蚀刻的均匀性。用于解决问题的方案为了解决上述问题，根据一技术方案，可提供一种蚀刻方法，该蚀刻方法具有如下本文档来自技高网...

【技术保护点】
一种蚀刻方法，其具有如下工序：第1工序，在该第1工序中，在晶圆的温度是－35℃以下的极低温度环境中，从第1高频电源输出第1高频的电力，从第2高频电源输出频率比所述第1高频低的第2高频的电力，从含氢气体以及含氟气体生成等离子体，利用等离子体对层叠氧化硅膜以及氮化硅膜而成的层叠膜和氧化硅膜的单层膜进行蚀刻；第2工序，在该第2工序中，停止所述第2高频电源的输出，反复进行多次所述第1工序和所述第2工序，所述第1工序的时间比所述第2工序的时间短。

【技术特征摘要】
2015.12.18 JP 2015-247568;2016.06.01 JP 2016-110071.一种蚀刻方法，其具有如下工序：第1工序，在该第1工序中，在晶圆的温度是－35℃以下的极低温度环境中，从第1高频电源输出第1高频的电力，从第2高频电源输出频率比所述第1高频低的第2高频的电力，从含氢气体以及含氟气体生成等离子体，利用等离子体对层叠氧化硅膜以及氮化硅膜而成的层叠膜和氧化硅膜的单层膜进行蚀刻；第2工序，在该第2工序中，停止所述第2高频电源的输出，反复进行多次所述第1工序和所述第2工序，所述第1工序的时间比所述第2工序的时间短。2.根据权利要求1所述的蚀刻方法，其中，在所述第2工序中，与所述第2高频电源的输出的停止同步地使所述第1高频电源的输出停止。3.根据权利要求1或2所述的蚀刻方法，其中，所述第1工序的时间是所述第2工序的时间的1/3以下。4.一种蚀刻方法，其中，在晶圆的温度是－35℃以下的极低温度环境中，从第1高频电源输出第1高频的电力，从第2高频电源输出频率比所述第1高频低的第2高频的电力，从含氢气体以及含氟气体生成等离子体，利用等离子体对层叠氧化硅膜以及氮化硅膜而成的层叠膜和氧化硅膜的单层膜进行蚀刻，所述第1高频的电力和所述第2高频的电力中的任一者是脉冲波，控制所述脉冲波的占空比。5.根据权利要求4所述的蚀刻方法，其中，控制的所述占空比是50％以下。6.根据权利要求5所述的蚀刻方法，其中，所述第1高频的电力和所述第2高频的电力是脉冲波，所述第1高频的电力以及所述第2高频的电力的所述占空比相同。7.根据权利要求1...

【专利技术属性】
技术研发人员：竹田谅平，富永翔，大矢欣伸，
申请(专利权)人：东京毅力科创株式会社，
类型：发明
国别省市：日本,JP