一种阵列基板和显示装置制造方法及图纸

本发明专利技术公开一种阵列基板，包括有效显示区和设置在有效显示区外侧的第一非显示区；第一非显示区内设置有虚拟像素单元，该虚拟像素单元包括第一导电区和第一导电结构，该第一导电结构一端与有效显示区的数据线连接，另一端与第一导电区连接，用于将所述数据线上的静电引至所述第一导电区。该结构的设置，可以将摩擦配向过程中在数据线上产生的静电，通过第一导电结构引至第一导电区，防止静电向有效显示区传递，对有效显示区的TFT器件造成破坏。

【技术实现步骤摘要】
一种阵列基板和显示装置
本专利技术涉及显示器
，特别是涉及一种阵列基板和显示装置。
技术介绍
薄膜晶体管液晶显示(thinfilmtransistor-liquidcrystaldisplay，TFT-LCD)广泛应用于移动应用、笔记本电脑、液晶电视等领域，已经成为平板显示的主流产品。摩擦配向(Rubbing)是TFT-LCD制作过程中不可或缺的步骤，在该过程中，摩擦布(RubbingCloth)与玻璃基板(Glass)之间的摩擦势必会带来静电，如果静电得不到有效释放，就会在Glass上累积，当静电超过产品承受阈值时，就会产生各种静电不良现象。现有产品设计中，Rubbing过程中产生的静电如果得不到有效释放，就只能通过数据线(Data)向TFT-LCD的有效显示区(ActiveArea，AA区)进行释放，从而击穿距离较近的1个或多个TFT沟道，最终形成不良，如图1所示，在显示时出现亮点或者亮线。
技术实现思路
为解决上述问题，本专利技术实施例提出了一种阵列基板，包括有效显示区和设置在所述有效显示区外侧的第一非显示区；所述第一非显示区内设置有虚拟像素单元，所述虚拟像素单元包括第一导电区和第一导电结构，所述第一导电结构与所述有效显示区的数据线连接，用于将所述数据线上的静电引至所述第一导电区。可选地，所述导第一电结构包括TFT器件和引线；所述引线一端与所述有效显示区的数据线电性连接，另一端与所述TFT器件连接，当所述数据线上有静电传输时，所述TFT器件导通，将所述数据线上的静电传输至所述第一导电区。可选地，所述虚拟像素单元的栅线在所述每个虚拟像素单元间为断开状态；所述每个像素单元的TFT器件的栅极与所述栅线电性连接，所述TFT器件的源极与所述数据线电性连接，所述TFT器件的漏极与所述第一导电区连接；所述引线通过所在所述像素单元的栅线与所述TFT器件的栅极连接。可选地，所述虚拟像素单元的TFT器件的沟道区宽长比大于所述有效显示区的TFT器件的沟道区宽长比。可选地，所述第一非显示区围绕所述有效显示区设置，且所述第一非显示区内所述虚拟像素单元的第一导电区依次连接形成围绕所述有效显示区的导电带。可选地，所述第一非显示区有至少两组，所述至少两组第一非显示区以所述有效显示区为中心逐层向外设置。可选地，所述第一导电区的材质为透明导电金属ITO。可选地，在所述有效显示区和所述第一非显示区之间还设置有第二非显示区；所述第二非显示区包括第二导电区和第二导电结构，所述第二导电结构的第一电极与所述第二非显示区的栅线连接；所述第二导电结构的第二电极与所述有效显示区的数据线连接。为了解决上述问题，本专利技术实施例还提供了一种显示装置，包括上述阵列基板。与现有技术相比，本专利技术实施例具有以下优点：本专利技术实施例提供了一种阵列基板和显示装置，在有效显示区外侧设置第一非显示区，该非显示区虚拟像素单元内设置有第一导电区和第一导电结构，可以将摩擦配向过程中在数据线上产生的静电，通过第一导电结构引至第一导电区，防止静电向有效显示区传递，对有效显示区的TFT器件造成破坏。附图说明图1所示为静电击穿TFT沟道引起显示不良现象示意图。图2所示为本专利技术实施例提供的一种阵列基板局部示意图。图3所示为本专利技术实施例提供的第一导电结构示意图。图4所示为本专利技术一实施例提供的另一种阵列基板局部示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获取的所有其他实施例，都属于本专利技术保护的范围。实施例一参照图2所示，为本专利技术实施例提供的一种阵列基板局部示意图，该阵列基板包括在有效显示区1和第一非显示区2，第一非显示区2设置在有效显示区1的外侧；在第一非显示区2内设置有虚拟像素单元，虚拟像素单元包括第一导电区21和第一导电结构22；第一导电结构22一端与有效显示区1的数据线3连接，另一端与第一导电区21连接。当基板在Rubbing过程中产生的静电，沿数据线3传递时，会通过第一导电结构22将静电引至第一导电区21上，避免了静电向有效显示区2传递，对TFT器件造成破坏。可选地，上述第一非显示区2可以包含单个或多个像素单元，并且可以设置在有效显示区1的任一侧或者多侧。在本专利技术的可选实施例中，第一非显示区2可以设置在有效显示区1的四个侧边，围绕有效显示区1设置；在第一非显示区2内设置有虚拟像素单元，虚拟像素单元包括第一导电区21和第一导电结构22；第一导电结构22一端与有效显示区1的数据线3连接，另一端与第一导电区21连接；其中每个虚拟像素单元的第一导电区21依次连接形成围绕有效显示区1的导电带。这样，当基板在Rubbing过程中产生的静电，沿数据线3传递时，会通过第一导电结构22将静电引至第一导电区21上，每条数据线3上的静电都会引至所在像素单元的第一导电区21上，从而将静电引至由第一导电区21形成的导电带上，避免了静电向有效显示区2传递，对TFT器件造成破坏。此外，上述第一非显示区可以有多组，并且这些多组第一非显示区以有效显示区为中心逐层向外设置，多组第一非显示区的设置，可以使静电在多组第一非显示区内传递，避免静电向有效显示区传递，增加可靠性。通过上述内容可知，本专利技术实施例提供了一种阵列基板，在有效显示区外侧设置第一非显示区，该非显示区虚拟像素单元内设置有第一导电区和第一导电结构，可以将摩擦配向过程中在数据线上产生的静电，通过第一导电结构引致第一导电区，防止静电向有效显示区传递，对有效显示区的TFT器件造成破坏。实施例二参照图3，为本专利技术实施例提供的第一导电结构示意图，并结合图2，该第一导电结构包括TFT器件221和引线222；引线222一端与有效显示区的数据线3电性连接，另一端与TFT器件221连接。当数据线3上有静电传输时，会将TFT器件导通，从而将静电传输至第一导电区22上，避免了静电向有效显示区传递，对TFT器件造成破坏。具体地，上述第一导电结构还包括形成在虚拟像素单元的栅线4，其中虚拟像素单元间的栅线为断开状态；TFT器件221的栅极(图中未示出)与栅线4电性连接，TFT器件221的源极与数据线3电性连接，TFT器件221的漏极与第一导电区21连接。这样，各虚拟像素单元间的栅线断开设置，可以使得每条数据线的静电分别通过引线传至该虚拟像素单元的栅线，进而导通TFT器件，不会相互叠加造成局部静电过大，也节省了材料；其中，数据线上的静电通过引线传至所在虚拟像素单元的栅线，从而传至TFT器件的栅极，同时通过引线传输至TFT器件的源极，将TFT器件导通，进而，可以将静电引至第一导电区，避免了静电向有效显示区传递，对TFT器件造成破坏。此外，可选地，该第一导电结构中TFT器件的沟道区宽长比大于有效显示区TFT器件的沟道区的宽长比，这样静电更容易导通第一非显示区的TFT器件，从而将静电引至非显示区的导电层。本专利技术实施例提供了一种阵列基板，在有效显示区外侧设置第一非显示区，该非显示区虚拟像素单元内设置有第一导电区和第一导电结构，可以将摩擦配向过程中在数据线上产生的静电，通过第一导电结构引至第一导电区，防止静电本文档来自技高网...

【技术保护点】
一种阵列基板，其特征在于，包括有效显示区和设置在所述有效显示区外侧的第一非显示区；所述第一非显示区内设置有虚拟像素单元，所述虚拟像素单元包括第一导电区和第一导电结构，所述第一导电结构一端与所述有效显示区的数据线连接，另一端与所述第一导电区连接，用于将所述数据线上的静电引至所述第一导电区。

【技术特征摘要】
1.一种阵列基板，其特征在于，包括有效显示区和设置在所述有效显示区外侧的第一非显示区；所述第一非显示区内设置有虚拟像素单元，所述虚拟像素单元包括第一导电区和第一导电结构，所述第一导电结构一端与所述有效显示区的数据线连接，另一端与所述第一导电区连接，用于将所述数据线上的静电引至所述第一导电区。2.根据权利要求1所述的阵列基板，其特征在于，所述第一导电结构包括TFT器件和引线；所述引线一端与所述有效显示区的数据线电性连接，另一端与所述TFT器件连接，当所述数据线上有静电传输时，所述TFT器件导通，将所述数据线上的静电传输至所述第一导电区。3.根据权利要求2所述的阵列基板，其特征在于，所述第一导电结构还包括形成在所述虚拟像素单元内的栅线，所述虚拟像素单元间的栅线为断开状态；所述TFT器件的栅极与所述栅线电性连接，所述栅线通过所述引线与所述数据线电性连接；所述TFT器件的源极与所述数据线电性连接，所述TFT器件的漏极与所述第一导电区连接。4.根据权利要求...

【专利技术属性】
技术研发人员：曾鹏，杜永刚，高章飞，徐国华，
申请(专利权)人：京东方科技集团股份有限公司，合肥京东方光电科技有限公司，
类型：发明
国别省市：北京,11