多栅极装置的制造方法制造方法及图纸

本揭露描述了一种多栅极装置的制造方法，包括从基板形成延伸的第一鳍状结构。第一鳍状结构具有源极/漏极区域和沟道区域，并且第一鳍状结构由磊晶层的第一堆叠形成，其中，磊晶层包括具有由具有第二组成的第二磊晶层插入的第一组成的第一磊晶层。此方法还包括从第一鳍状结构的源极/漏极区域去除第二磊晶层以形成第一间隙，用介电层覆盖第一磊晶层的一部分，并且用介电材料填充第一间隙并且生长另一磊晶材料在每个所述第一磊晶层的至少两个表面上，以形成第一源极/漏极结构，同时所述介电材料填充所述第一间隙。

【技术实现步骤摘要】
多栅极装置的制造方法
本专利技术实施例是有关于一种制备多栅极装置的设备与方法。
技术介绍
半导体制造业正面临持续的挑战以制造更小的电子装置并同时能够支援更多复杂的功能。据此，半导体业的持续趋势为制造低成本、高性能且低功率的集成电路(ICs)。到目前为止，借着缩减半导体集成电路尺寸(例如：最小化结构大小)以增加产品效率及降低相关成本来达成这些目标。然而，缩减产品大小也增加了半导体制造过程的复杂程度。因此，应了解到半导体集成电路的持续成长与半导体制造过程是相辅相成的成长。最近，多栅极装置借着增加栅极通道耦合(Gate-channelcoupling)、降低关闭状态电流(OFF-statecurrent)以及降低短通道效应(Short-channeleffects)以增加栅极控制。环绕式栅极晶体管(gate-allaroundtransistor)为多栅极装置的其中一种。环绕式栅极晶体管是从栅极结构获得其名称，其可以围绕通道区域延伸，提供在两侧或四侧上对通道的连结。环绕式栅极晶体管与常规互补金属氧化物半导体(CMOS)制程是可相容的，并且它们的结构允许它们被极度地缩小，同时保持栅极控制和减少短通道效应。在常规制程中，环绕式栅极晶体管在硅纳米线(siliconnanowire)中提供通道。然而，整合在纳米线周围制造环绕式栅极晶体管是具有挑战性的。例如，虽然当前的方法在许多方面是令人满意的，但是仍然需要继续改进。
技术实现思路
本揭露提供一种多栅极装置的制造方法，包含：形成一第一鳍状结构于一基板之上，该第一鳍状结构有一源极/漏极区域和一通道区域，其中该第一鳍状结构是由有多个磊晶层的一第一堆叠所形成，其包含由有一第一部分的多个第一磊晶层插入于有一第二部分的多个第二磊晶层；移除位于该第一鳍状结构的该源极/漏极区域的所述多个第二磊晶层以形成多个第一缺口；覆盖一介电层于所述多个第一磊晶层的一部分，并且填入该介电层于所述多个第一缺口；以及成长另一磊晶材料于每个所述第一磊晶层的至少两表面以形成一第一源极/漏极结构且该介电材料填入所述多个第一缺口。附图说明为让本专利技术实施例的上述和其他目的、特征、优点与实施例能更明显易懂，在阅读下述的说明书时请参照所附附图。值得注意的是，根据业界的标准做法，各种特征并非按比例绘制。事实上为清楚说明，这些特征的尺寸可任意放大或缩小：图1为多栅极装置制造方法的流程图其是根据本揭露的一个或多个实施例且包含一隔离区于栅极之下；图2、图3、图4、图5、图6、图7、图8、图9、图10及图11A是绘示根据图1方法中装置200的一实施例的等角视图；图11B是一根据等角视图图11A中A-A线的剖视图，其为根据图1方法中装置200的一实施例；图12、图13A、图13B、图14、图15、图16A、图16B、图17A、图17B、图18A、图18B、图19A、图19B和图19C是根据图1方法中装置200的一实施例的等距视图；图20A是对应于等距视图图19A和图19B中沿着线A-A的横截面图，其是根据图1方法中装置200的一实施例；图20B是对应于等距视图图19A沿着线B-B的横截面图，其是根据图1方法中装置200的一实施例；图20C是对应于等距视图图19A沿着线BB-BB的横截面图，其是根据图1方法中装置200的一实施例；图20D是对应于等距视图图19B沿着线B-B的横截面图，其是根据图1方法中装置200的一实施例；图20E是对应于等距视图第19B沿着线BB-BB的横截面图，其是根据图1方法中装置200的一实施例；图20F是对应于等距视图图19C沿着线A-A的横截面图，其是根据图1方法中装置200的一实施例；图20G是对应于等距视图图19C沿着线B-B的横截面图，其是根据图1方法中装置200的一实施例；图20H是对应于等距视图图19C沿着线BB-BB的横截面图，其是根据图1方法中装置200的一实施例；图21是根据本揭露的一个或多个态样的制造多栅极装置或其一部分的另一种方法的流程图；以及图22和图23是根据图21方法中装置200的一实施例的等距视图。具体实施方式以下叙述提供了用于实现本专利技术不同实施例或示例，例如，用于执行本专利技术实施例的不同特征。特定实施例的构件和组装被描述在下面以简化本专利技术实施例。当然，这些仅是示例并且不旨在限制。例如，在下面的描述中，第一特征在第二特征之上的形成可以包括其中第一和第二特征以直接接触形成的实施例，并且还可以包括其中附加特征可以形成在第一和第二特征之中，使得第一和第二特征可以不直接接触。另外，本专利技术实施例可以在各种示例中重复参考数字和/或字母。这种重复的目的是为了简化和清楚，其本身并不指示所讨论的各种实施例和/或配置之间的关系。进一步来说，空间相对的词，如“紧邻...之下”、“在…之下”、“在…之上”、“…的上部”及其类似词，可在此用于描述一元素或特征与另一元素或特征的关系以简化叙述。这些空间相对词是为了涵盖附图所叙述方向外使用中装置的不同面向。当装置被转向(旋转90°或其他角度)时，空间相对词的诠释也将相应变化。还应注意，本揭露以多栅极晶体管的形式呈现实施例。多栅极晶体管包括其栅极结构形成在通道区的至少两侧上的那些晶体管。这些多栅极装置可以包括P型金属氧化物半导体装置或N型金属氧化物半导体装置。由于它们的鳍状结构，在本文中以FINFET称呼这些实施例。本揭露也呈现被称为环绕式栅极晶体管(gate-allaroundtransistor)类型的实施例。环绕式栅极晶体管包括任何装置其具有形成在一通道区的四侧上(例如，围绕通道区的一部分)的栅极结构。本揭露的装置还包括具有设置在纳米线通道，棒状通道和/或其它合适的通道构造中的通道区的实施例。本揭露提出的是可以具有与单个连续栅极结构相关联的一个或多个通道区(例如，纳米线)的装置的实施例。然而，通常知识者将认识到，本文描述的教导适用于单一通道(例如，单一纳米线)或任何数量的通道。图1是包括制造多栅极装置的半导体制造的方法100。如本文所使用的，术语“多栅极装置”用于描述一装置(例如，半导体晶体管)其具有至少沉积一些栅极材料于至少一个通道的多个侧面上的。在一些实施例中，多栅极装置可以被称为具有栅极材料沉积在至少一个通道的至少四个侧面上的环绕式栅极晶体管。此通道区可以被称为一“纳米线”，如本文所使用的，其包括各种几何形状(例如，圆柱形，条形)和各种尺寸的通道区。图2-10、图11A和图12-19C是根据图1的方法100，各个阶段中，半导体装置200的实施例的等距视图。图11B和图20A-20H是根据图1的方法100，各个阶段中，半导体装置200的实施例的对应于上述各个等距视图的横截面图。与本揭露所讨论的其它方法实施例和实施例装置一样，应当理解，半导体装置200的部分可以透过CMOS技术制程流程制造，因此这里仅简要描述部分制程。此外，示例性半导体装置可以包括各种其他装置和特征，诸如其他类型的装置，诸如附加晶体管，双极结晶体管、电阻器、电容器、电感器、二极管、熔丝、静态随机存取存储器逻辑电路等，但是其皆被简化以更好地理解本揭露的专利技术构思。在一些实施例中，实施例的装置包括可以互连的多个半导体装置(例如，晶体管)，包括PFET，NFET等。此外，应被注意的本文档来自技高网...

【技术保护点】
一种多栅极装置的制造方法，其特征在于包含：形成一第一鳍状结构于一基板之上，该第一鳍状结构有一源极/漏极区域和一通道区域，其中该第一鳍状结构是由有多个磊晶层的一第一堆叠所形成，其包含由有一第一部分的多个第一磊晶层插入于有一第二部分的多个第二磊晶层；移除位于该第一鳍状结构的该源极/漏极区域的所述多个第二磊晶层以形成多个第一缺口；覆盖一介电层于所述多个第一磊晶层的一部分，并且填入该介电层于所述多个第一缺口；以及成长另一磊晶材料于每个所述第一磊晶层的至少两表面以形成一第一源极/漏极结构且该介电材料填入所述多个第一缺口。

【技术特征摘要】
2015.12.30 US 14/983,8161.一种多栅极装置的制造方法，其特征在于包含：形成一第一鳍状结构于一基板之上，该第一鳍状结构有一源极/漏极区域和一通道区域，其中该第一鳍状结构是由有多个磊晶层的一第一堆叠所形成，其包含由有一第一部分的多个第一磊晶...

【专利技术属性】
技术研发人员：江国诚，蔡庆威，卡罗司·迪亚兹，王志豪，连万益，梁英强，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71