高速半导体模块制造技术

提供了一种高速半导体模块，所述半导体模块包括：模块基底，具有电连接元件；至少一个半导体封装件，设置在模块基底上，所述至少一个半导体封装件包括多个半导体芯片；连接区域，将半导体封装件电连接到模块基底，其中，连接区域包括：第一区域，在半导体封装件的半导体芯片的第一芯片的数据信号端子与模块基底之间电连接；第二区域，在半导体封装件的半导体芯片的第二芯片的数据信号端子与模块基底之间电连接；第三区域，在半导体封装件的第一芯片和第二芯片两者的指令/地址信号端子与模块基底之间电连接，其中，与第三区域相比，第一区域更接近于模块基底的电连接元件。

【技术实现步骤摘要】
高速半导体模块本专利申请要求于2015年12月17日在韩国知识产权局提交的第10-2015-0181147号韩国专利申请的优先权，该申请的全部内容通过引用包含于此。
本公开涉及半导体装置，具体地讲，涉及高速半导体模块。
技术介绍
在数据处理系统(例如，计算机或通信系统)中，具有多个半导体封装件的半导体模块通常设置在模块板上。从半导体封装件传输或传输到半导体封装件的信号的延迟时间取决于与模块板的连接器的距离，或和与模块板的连接器的距离成比例，因此，半导体模块可能遭受减小的处理速度或信号失真。为了克服这些技术问题，正在研究各种半导体模块结构。
技术实现思路
一些实施例包括半导体模块，所述半导体模块包括：模块基底，具有电连接元件；至少一个半导体封装件，设置在模块基底上，所述至少一个半导体封装件包括多个半导体芯片；连接区域，将半导体封装件电连接到模块基底，其中，连接区域包括：第一区域，在半导体封装件的半导体芯片的第一芯片的数据信号端子与模块基底之间电连接；第二区域，在半导体封装件的半导体芯片的第二芯片的数据信号端子与模块基底之间电连接；第三区域，在半导体封装件的第一芯片和第二芯片两者的指令/地址信号端子与模块基底之间电连接，其中，与第三区域相比，第一区域更接近于模块基底的电连接元件。一些实施例包括半导体模块，所述半导体模块包括：模块基底；多个半导体封装件，在模块基底上沿第一方向布置；电连接元件，在模块基底上沿第一方向延伸；其中，半导体封装件中的每个包括：封装基底，具有彼此相对的顶表面和底表面；多个半导体芯片，设置在封装基底的顶表面上并沿与第一方向交叉的第二方向布置；其中：半导体芯片共同安装在封装基底的顶表面上；第一方向和第二方向与封装基底的顶表面平行；第二方向为远离电连接元件延伸的方向。一些实施例包括半导体模块，所述半导体模块包括设置在具有电连接元件的模块基底上的多个半导体封装件，其中，半导体封装件中的每个包括：封装基底，具有彼此相对的底表面和顶表面，所述底表面面对模块基底；多个半导体芯片，共同安装在封装基底的顶表面上，使得当在封装基底的顶表面上测量时所述多个半导体芯片与模块基底的电连接元件的距离彼此不同；封装基底的多个电连接元件，设置在封装基底的底表面上以将半导体芯片电连接到模块基底，其中，封装基底的所述多个电连接元件包括：多个第一连接元件，电连接到半导体芯片的数据信号端子；多个第二连接元件，电连接到半导体芯片的指令/地址信号端子，其中，封装基底包括：第一连接区域，设置在封装基底的底表面上，并且第一连接元件布置在第一连接区域上；第二连接区域，设置在封装基底的底表面上，并且第二连接元件布置在第二连接区域上，其中，第一连接区域比第二连接区域更接近于模块基底的电连接元件。一些实施例包括半导体封装件，所述半导体封装件包括：封装基底，包括顶表面和底表面；第一半导体芯片和第二半导体芯片，安装在封装基底的顶表面上；多个数据连接元件，设置在封装基底的底表面上，并电连接到第一半导体芯片和第二半导体芯片中的每个的数据信号端子；多个指令/地址连接元件，设置在封装基底的底表面上，并电连接到第一半导体芯片和第二半导体芯片中的每个的指令/地址信号端子；其中，数据连接元件比指令/地址连接元件更接近封装基底的边缘设置。附图说明通过下面结合附图的简要描述，将更清楚地理解实施例。附图表现如这里描述的非限制性的示例实施例。图1A是示出根据一些实施例的半导体模块的平面图。图1B是示出图1A的一部分(例如，半导体封装件)的俯视图。图1C是示出图1A的一部分(例如，半导体封装件)的仰视图。图1D是沿图1C的线IA-IB截取的剖视图。图2A是示出图1C的改进的示例的仰视图。图2B是示出图1D的改进的示例的沿图2A的线IA'-IB'截取的剖视图。图3A是示出根据一些实施例的半导体模块的平面图。图3B是示出图3A的一部分(例如，半导体封装件)的俯视图。图3C是示出图3A的一部分(例如，半导体封装件)的仰视图。图3D是沿图3C的线IC-ID截取的剖视图。图3E和图3F是示出图3C的改进的示例的俯视图。图4A是示出根据一些实施例的半导体模块的平面图。图4B是示出图4A的一部分(例如，半导体封装件)的俯视图。图4C是示出图4A的一部分(例如，半导体封装件)的仰视图。图4D是沿图4C的线IE-IF截取的剖视图。图5A是示出根据一些实施例的半导体模块的平面图。图5B是示出图5A的一部分(例如，半导体封装件)的俯视图。图5C是示出图5A的一部分(例如，半导体封装件)的仰视图。图5D是沿图5C的线IG-IH截取的剖视图。图5E是沿图5C的线II-IJ截取的剖视图。具体实施方式图1A是示出根据一些实施例的半导体模块的平面图。图1B是示出图1A的一部分(例如，半导体封装件)的俯视图。图1C是示出图1A的一部分(例如，半导体封装件)的仰视图。图1D是沿图1C的线IA-IB截取的剖视图。参照图1A，半导体模块10可以包括：模块基底90，具有两个相对的表面(例如，顶表面90a和底表面90b)；至少一个半导体封装件100，设置在模块基底90的顶表面90a上；连接器95，设置在模块基底90的顶表面90a的边缘区域上。箭头151和152可以代表在半导体封装件100与连接器95之间交换的数据信号(例如，DQ、DQS、DQSB)的传输或路线。如这里所使用的，数据信号将由参考符号“DQ1”和/或“DQ2”表示。例如，参考符号“DQ1”可以包括诸如DQ、DQS和DQSB的数据信号。相同的情况可以适用于参考符号“DQ2”。半导体模块10可以包括存储器模块(例如，动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、相变随机存取存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FeRAM)、电阻式随机存取存储器(RRAM)、闪存或电可擦除可编程只读存储器(EEPROM)模块)。例如，半导体模块10可以包括多个半导体封装件100，半导体封装件100中的每个可以包括两个或更多个存储芯片。半导体模块10还可以包括设置在模块基底90的顶表面90a上的缓冲芯片190。缓冲芯片190可以被配置为以缓冲的方式将从外部装置80(例如，存储控制器)提供的信号(例如，指令信号(CMD)、地址信号(ADDR)和控制信号(CTRL))提供到半导体封装件100。外部装置80可以被配置为使用这样的信号来控制从半导体封装件100读取数据和向半导体封装件100写入数据。箭头195可以代表从外部装置80或缓冲芯片190传输到半导体封装件100的非数据信号(例如，CMD、ADDR和CTRL)的传输或路线。为了简洁起见，非数据信号将被称为“指令/地址信号C/A”。例如，指令/地址信号C/A可以包括指令信号(CMD)、地址信号(ADDR)和控制信号(CTRL)等。模块基底90可以具有矩形形状；例如，模块基底90的在第一方向X上的长度可以比在与第一方向X垂直的第二方向Y上的长度长。半导体封装件100可以在第一方向X上彼此分隔开。缓冲芯片190可以设置在模块基底90的顶表面90a的中心处或者与中心邻近的区域处。连接器95可以包括多个焊盘，所述多个焊盘设置在模块基底90的顶表面90a的下边缘区域上并布本文档来自技高网...

【技术保护点】
一种半导体模块，所述半导体模块包括：模块基底，具有电连接元件；至少一个半导体封装件，设置在模块基底上，所述至少一个半导体封装件包括多个半导体芯片；以及连接区域，将半导体封装件电连接到模块基底，其中，连接区域包括：第一区域，在半导体封装件的半导体芯片的第一芯片的数据信号端子与模块基底之间电连接；第二区域，在半导体封装件的半导体芯片的第二芯片的数据信号端子与模块基底之间电连接；以及第三区域，在半导体封装件的第一芯片和第二芯片两者的指令/地址信号端子与模块基底之间电连接，其中，与第三区域相比，第一区域更接近于模块基底的电连接元件。

【技术特征摘要】
2015.12.17 KR 10-2015-01811471.一种半导体模块，所述半导体模块包括：模块基底，具有电连接元件；至少一个半导体封装件，设置在模块基底上，所述至少一个半导体封装件包括多个半导体芯片；以及连接区域，将半导体封装件电连接到模块基底，其中，连接区域包括：第一区域，在半导体封装件的半导体芯片的第一芯片的数据信号端子与模块基底之间电连接；第二区域，在半导体封装件的半导体芯片的第二芯片的数据信号端子与模块基底之间电连接；以及第三区域，在半导体封装件的第一芯片和第二芯片两者的指令/地址信号端子与模块基底之间电连接，其中，与第三区域相比，第一区域更接近于模块基底的电连接元件。2.根据权利要求1所述的半导体模块，其中：半导体封装件包括具有彼此相对的底表面和顶表面的封装基底，所述底表面面对模块基底；半导体芯片设置在封装基底的顶表面上并沿与封装基底的顶表面平行的第一方向布置；第一方向远离模块基底的电连接元件延伸。3.根据权利要求2所述的半导体模块，其中：连接区域设置在封装基底的底表面上；连接区域的第一区域和第三区域沿第一方向布置。4.根据权利要求3所述的半导体模块，其中，第一区域和第二区域沿与第一方向垂直的第二方向布置。5.根据权利要求1所述的半导体模块，其中，半导体封装件还包括将半导体芯片电连接到封装基底的多条接合布线。6.根据权利要求1所述的半导体模块，其中，半导体封装件还包括多个贯穿电极，所述多个贯穿电极分别将半导体芯片电连接到封装基底并且穿过半导体芯片的至少一部分。7.根据权利要求1所述的半导体模块，其中，半导体封装件还包括多个连接端子，所述多个连接端子将半导体芯片电连接到封装基底并且设置在半导体芯片与封装基底之间。8.根据权利要求1所述的半导体模块，其中模块基底包括彼此相对的顶表面和底表面，半导体封装件设置在顶表面和底表面中的至少一者上。9.根据权利要求1所述的半导体模块，其中：第一区域包括多个第一连接元件；第二区域包括多个第二连接元件；第一连接元件与第二连接元件交错。10.根据权利要求1所述的半导体模块，其中：半导体封装件包括具有彼此相对的底表面和顶表面的封装基底，所述底表面面对模块基底；半导体芯片设置在封装基底的顶表面上并沿与封装基底的顶表面平行的第一方向布置；第一方向与模块基底的电连接元件平行地延伸。11.一种半导体模块，所述半导体模块包括：模块基底；多个半导体封装件，在模块基底上沿第一方向布置；电连接元件，在模块基底上沿第一方向延伸；其中，每个半导体封装件包括：封装基底，具有彼此相对的顶表面和底表面；以及多个半导体芯片，设置在封装基底的顶表面上并沿与第一方向交叉的第二方向布置；其中：半导体芯片共同安装在封装基底的顶表面上；第一方向和第二方向与封装基底的顶表面平行；第二方向为远离电连接元件延伸的方向。12.根据权利要求11所述的半导体模块，所述半导体模块还包括连接区域，所述连接区域设置在模块基底与封装基底之间以将半导体封装件电连接到模块基底，对于每个半导体封装件，所述连接区域包括：第一区域，在半导体芯片的数据信号端子与模块基底之间电连接；以及第二区域，在半导体芯片的指令/地址信号端子与模块基底之间电连接，其中，第一区域和第二区域在封装基底的底表面上沿第二方向布置。13.根据权利要求12所述的半导体模块，其中，第一区域比第二区域更接近于电连接元件。14.根据权利要求13所述的半导体模块，其中，对于每个半导体封装件，半导体芯片包括：第一半导体芯片，与电连接元件邻近；以及第二半导体芯片，比第一半导体芯片更远离电连接元件；其中，第一区域包括：第一数据连接区域，电连接到第一半导体芯片的数据信号端子；以及第二数据...

【专利技术属性】
技术研发人员：金炅洙，姜善远，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR