一种阵列基板、显示面板及显示装置制造方法及图纸
【技术实现步骤摘要】
一种阵列基板、显示面板及显示装置
本专利技术涉及显示
，尤指一种阵列基板、显示面板及显示装置。
技术介绍
在液晶显示器中，为了避免因像素结构内的像素电极充电不足而导致的屏幕闪烁，通常需要保证与像素电极相连的晶体管的源漏极的电位保持稳定，减小源漏极之间的压差，以降低晶体管的漏电流。通常，与像素电极相连的晶体管为单栅极结构，当栅线停止加载栅极扫描信号时，位于存储电容与晶体管之间的节点处于悬浮状态，同时又因栅线与数据线之间的寄生电容的作用，使得该节点的电位会随着时间的推移发生波动，进而逐渐偏离数据线加载的数据信号电位，使得晶体管的源漏极之间压差较大，产生较大的漏电流，降低显示画面的质量；而在现有技术中，为了减少晶体管的漏电流，一般采用双栅极晶体管来代替单栅极晶体管，如图1a所示的阵列基板的俯视图，101为栅线，102为数据线，103为公共电极，104为像素电极；与图1a对应的等效电路图如图1b所示，包括由第一晶体管T1和第二晶体管T2组成的双栅极结构、以及存储电容C0，其中，存储电容C0的m端为像素电极104、n端为公共电极103。第一晶体管T1的栅极和第二晶体管...
【技术保护点】
一种阵列基板，包括：基板，位于所述基板上交叉设置的栅线和数据线，由所述栅线和所述数据线限定出的多个呈阵列排布的像素区域，以及位于所述像素区域内的像素开关、存储电容、以及至少一个控制电容；其中，所述像素开关包括串联连接的至少两个晶体管；且各所述晶体管的栅极均与所述栅线相连，串联连接的晶体管中的第一个晶体管与所述存储电容的一端相连，串联连接的晶体管中的最后一个晶体管与所述数据线相连；所述控制电容的数量小于所述晶体管的数量；所述控制电容包括具有固定电位的第一电极端，以及具有与相邻两个所述晶体管之间的节点相同电位的第二电极端；所述控制电容用于在所述栅线停止加载有效栅极扫描信号时，控...
【技术特征摘要】
1.一种阵列基板，包括：基板，位于所述基板上交叉设置的栅线和数据线，由所述栅线和所述数据线限定出的多个呈阵列排布的像素区域，以及位于所述像素区域内的像素开关、存储电容、以及至少一个控制电容；其中，所述像素开关包括串联连接的至少两个晶体管；且各所述晶体管的栅极均与所述栅线相连，串联连接的晶体管中的第一个晶体管与所述存储电容的一端相连，串联连接的晶体管中的最后一个晶体管与所述数据线相连；所述控制电容的数量小于所述晶体管的数量；所述控制电容包括具有固定电位的第一电极端，以及具有与相邻两个所述晶体管之间的节点相同电位的第二电极端；所述控制电容用于在所述栅线停止加载有效栅极扫描信号时，控制所述控制电容的第二电极端的电位保持为所述数据线加载的数据信号电位。2.如权利要求1所述的阵列基板，其特征在于，所述像素开关包括的晶体管数量不大于三个。3.如权利要求1所述的阵列基板，其特征在于，所述控制电容的数量为一个，所述控制电容的第二电极端的电位为所述第一个晶体管和相邻的所述晶体管之间的节点电位。4.如权利要求3所述的阵列基板，其特征在于，所述像素开关包括串联连接的第一晶体管和第二晶体管；所述第一晶体管和所述第二晶体管构成双栅极结构。5.如权利要求4所述的阵列基板，其特征在于，所述第一晶体管和所述第二晶体管均为N型晶体管，或均为P型晶体管。6.如权利要求1所述的阵列基板，其特征在于，所述控制电容的电容值小于所述存储电容的电容值，且大于所述栅线与所述数据线之间的寄生电容的电容值。7.如权利要求6所述的阵列基板，其特征在于，一个所述像素区域内存在多个所述控制电容，位于一个所述像素区域内的各所述控制电容的电容值均相等。8.如权利要求7所述的阵列基板，其特征在于，位于不同所述像素区域内的各所述控制电容的电容值均相等。9.如权利要求1所述的阵列基板，其特征在于，所述存储电容由像素电极和公共电极构成；所述控制电容的第一电极端具有所述公共电极的电位，所述控制电容的第二电极端具有相邻两个所述晶体管之间连接的有源层的电位。10.如权利要求9所述的阵列基板，其特征在于，各所述晶体管为顶栅结构，所述控制电容的第一电极...
【专利技术属性】
技术研发人员：蓝学新，
申请(专利权)人：厦门天马微电子有限公司，
类型：发明
国别省市：福建,35
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。