一种栅极扫描电路以及显示面板制造技术

本发明专利技术公开了一种栅极扫描电路以及显示面板，栅极扫描电路包括：在第一方向上依次排布的N个移位寄存器，N为大于4的正整数；移位寄存器具有第一扫描顺序控制端、第二扫描顺序控制端、第一输入端、第二输入端以及输出端；N个移位寄存器在第一方向上依次为第1级移位寄存器‑第N级移位寄存器；对于第n级移位寄存器，其第一扫描顺序控制端与第n‑c级移位寄存器的输出端连接，其第二扫描顺序控制端与第n+d级移位寄存器的输出端连接，其第一输入端与第n‑a级移位寄存器的输出端连接，其第二输入端与第n+b级移位寄存器的输出端连接。本发明专利技术技术方案解决了栅极扫描电路直流偏置问题，提高了稳定性以及可靠性。

Grid scanning circuit and display panel

The invention discloses a grid scanning circuit and a display panel, a gate scanning circuit includes successively arranged in the first direction of a N shift register, N is a positive integer greater than 4; the shift register has a first scan sequence control terminal, second scanning order control terminal, the first input end, second input end and output end N; a shift register in a first direction followed by first shift register level N shift register; for the n shift register, the first scanning order control terminal and the N C shift register is connected to the output end of the second scanning order control output end and a n+d level shift register is connected the output of the first input terminal, and the n a shift register is connected with the output of the second input and the n+b level shift register is connected. The technical scheme of the invention solves the DC bias problem of the grid scanning circuit, and improves the stability and reliability.

【技术实现步骤摘要】
一种栅极扫描电路以及显示面板
本专利技术涉及显示装置
，更具体的说，涉及一种栅极扫描电路以及显示面板。
技术介绍
随着科学技术的不断发展，越来越多的显示装置被广泛的应用于人们的日常生活以及工作当中，为人们的日常生活以及工作带来了巨大的便利，成为当今人们不可或缺的重要工具。显示装置实现显示功能的主要部件是显示面板。显示面板需要通过栅极扫描电路按照预设的扫描顺序逐一扫描栅极线，以便于驱动显示面板的像素进行图像显示。栅极扫描电路由多个级联的移位寄存器构成，移位寄存器与栅极线一一对应连接。在逐一扫描栅极线时，栅极扫描电路的扫描顺序一般具有正向扫描顺序以及反向扫描顺序。正向扫描顺序即栅极扫描电路由第一条栅极线开始，由上至下的逐一扫描各条栅极线，直至扫描完最后一条栅极线。反向扫描顺序即栅极扫描电路由最后一条栅极线开始，由下至上的逐一扫描各条栅极线，直至扫描完第一条栅极线。现有的栅极扫描电路中，无论采用正向扫描顺序还是采用反向扫描顺序，均会导致移位寄存器中控制扫描方向的一个晶体管处于直流偏置状态，在长时间的显示驱动过程中，直流偏置问题会导致该晶体管的阈值电压漂移，影响栅极扫描电路的稳定性以及可靠性。
技术实现思路
为了解决上述问题，本专利技术提供了一种栅极扫描电路以及显示面板，解决了移位寄存器中晶体管直流偏置问题，避免了晶体管的阈值电压漂移，提高了栅极扫描电路的稳定性以及可靠性。为了实现上述目的，本专利技术提供如下技术方案：一种栅极扫描电路，其特征在于，包括：在第一方向上依次排布的N个移位寄存器，N为大于4的正整数；所述移位寄存器具有第一扫描顺序控制端、第二扫描顺序控制端、第一输入端、第二输入端以及输出端；N个所述移位寄存器在所述第一方向上依次为第1级移位寄存器-第N级移位寄存器；当扫描第n级移位寄存器时，对于第n级移位寄存器，其第一扫描顺序控制端与第n-c级移位寄存器的输出端连接，以获取第一控制信号，其第二扫描顺序控制端与第n+d级移位寄存器的输出端连接，以获取第二控制信号，其第一输入端与第n-a级移位寄存器的输出端连接，以获取第一输入信号，其第二输入端与第n+b级移位寄存器的输出端连接，以获取第二输入信号；其中，n为正整数；a、b、c、d均为常数，且均为小于N的正整数，c-a≥1，d-b≥1。可选的，在栅极扫描电路上述中，所述移位寄存器包括：扫描顺序控制模块、上拉模块以及下拉模块；所述扫描顺序控制模块通过第一公共节点与所述上拉模块以及所述下拉模块连接；所述扫描顺序控制模块根据所述第一扫描顺序控制端输入的第一控制信号、所述第二扫描顺序控制端输入的第二控制信号、所述第一输入端输入的第一输入信号以及所述第二输入端输入的第二输入信号，生成节点控制信号；当所述上拉模块响应所述节点控制信号时，所述上拉模块用于使得所述输出端输出高电位；当所述下拉模块响应所述节点控制信号时，所述下拉模块用于使得所述输出端输出低电位。可选的，在栅极扫描电路上述中，所述扫描顺序控制模块包括：第一晶体管以及第二晶体管；所述第一晶体管的栅极连接所述第一扫描顺序控制端，其第一电极连接所述第一输入端，其第二电极连接所述第一公共节点；所述第二晶体管的栅极连接所述第二扫描顺序控制端，其第一电极连接所述第二输入端，其第二电极连接所述第一公共节点。可选的，在栅极扫描电路上述中，所述上拉模块包括：储能电容，所述储能电容的第一极板与所述第一公共节点连接，其第二极板与所述输出端连接；第三晶体管，所述第三晶体管的栅极连接第二公共节点，其第一电极连接第三公共节点，其第二电极连接所述第一公共节点；第四晶体管，所述第四晶体管的栅极连接第四公共节点，其第一电极连接第五公共节点，其第二电极连接所述第一公共节点；第五晶体管，所述第五晶体管的栅极连接所述第一公共节点，其第一电极用于输入时钟信号，其第二电极连接所述输出端；其中，所述第三公共节点以及所述第五公共节点用于输入所述低电位。可选的，在栅极扫描电路上述中，所述下拉模块包括：结构对称的第一支路以及第二支路。可选的，在栅极扫描电路上述中，所述第一支路包括：第六晶体管，所述第六晶体管的栅极以及第一电极用于输入第一电压信号，其第二电极与所述第二公共节点连接；第七晶体管，所述第七晶体管的栅极用于输入第二电压信号，其第一电极与所述第三公共节点连接，其第二电极与所述第二公共节点连接；第八晶体管，所述第八晶体管的栅极与所述第一公共节点连接，其第一电极与所述第二公共节点连接，其第二电极与所述第三公共节点连接；第九晶体管，所述第九晶体管的栅极与所述第二公共节点连接，其第一电极与所述输出端连接，其第二电极与所述第三公共节点连接。可选的，在栅极扫描电路上述中，所述第二支路包括：第十晶体管，所述第十晶体管的栅极以及第一电极用于输入第二电压信号，其第二电极与所述第四公共节点连接；第十一晶体管，所述第十一晶体管的栅极用于输入第一电压信号，其第一电极与所述第五公共节点连接，其第二电极与所述第四公共节点连接；第十二晶体管，所述第十二晶体管的栅极与所述第一公共节点连接，其第一电极与所述第四公共节点连接，其第二电极与所述第五公共节点连接；第十三晶体管，所述第十三晶体管的栅极与所述第四公共节点连接，其第一电极与所述输出端连接，其第二电极与所述第五公共节点连接。可选的，在栅极扫描电路上述中，所述第一支路以及所述第二支路均用于输入第一电压信号以及第二电压信号；所述第一电压信号以及所述第二电压信号用于控制所述第一支路以及所述第二支路，使得所述第一支路以及所述第二支路交替的响应所述节点控制信号。可选的，在栅极扫描电路上述中，当所述第一电压信号为高电位，所述第二电压信号为低电位时，所述第一支路用于响应所述节点控制信号，使得所述输出端输出低电位；当所述第一电压信号为低电位，所述第二电压信号为高电位时，所述第二支路用于响应所述节点控制信号，使得所述输出端输出低电位。可选的，在栅极扫描电路上述中，a＝1，b＝1，c＝2，d＝2；或，a＝2，b＝2，c＝4，d＝4；或，a＝2，b＝2，c＝3，d＝3；或，a＝2，b＝1，c＝3，d＝3。本专利技术还提供了一种显示面板，所述显示面板包括：N条平行设置的栅极线；与所述栅极线连接的栅极扫描电路；其中，所述栅极扫描电路为上述栅极扫描电路；所述栅极扫描电路中移位寄存器的输出端与所述栅极线一一对应连接。通过上述描述可知，本专利技术技术方案提供的栅极扫描电路以及显示面板中，对于当前扫描的第n级移位寄存器，以第n-c级移位寄存器的输出信号为第一控制信号，以第n+d级移位寄存器的输出信号为第二控制信号，以第一输入端与第n-a级移位寄存器的输出信号为第一输入信号，其第二输入端与第n+b级移位寄存器的输出信号为第二输入信号，无论采用正向扫描还是采用反向扫描，可以使得在扫描任意一级移位寄存器时，移位寄存器中控制扫描方向的晶体管在处于关闭状态时，控制扫描方向的晶体管在处于关闭状态的大部分时间段内，其控制端、第一电极以及第二电极均为低电位，进而避免了控制扫描方向的晶体管出现直流偏置的问题，避免了控制扫描方向的晶体管的阈值电压漂移，提高了栅极扫描电路的稳定性以及可靠性。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的本文档来自技高网...

【技术保护点】
一种栅极扫描电路，其特征在于，包括：在第一方向上依次排布的N个移位寄存器，N为大于4的正整数；所述移位寄存器具有第一扫描顺序控制端、第二扫描顺序控制端、第一输入端、第二输入端以及输出端；N个所述移位寄存器在所述第一方向上依次为第1级移位寄存器‑第N级移位寄存器；当扫描第n级移位寄存器时，对于第n级移位寄存器，其第一扫描顺序控制端与第n‑c级移位寄存器的输出端连接，以获取第一控制信号，其第二扫描顺序控制端与第n+d级移位寄存器的输出端连接，以获取第二控制信号，其第一输入端与第n‑a级移位寄存器的输出端连接，以获取第一输入信号，其第二输入端与第n+b级移位寄存器的输出端连接，以获取第二输入信号；其中，n为正整数；a、b、c、d均为常数，且均为小于N的正整数，c‑a≥1，d‑b≥1。

【技术特征摘要】
1.一种栅极扫描电路，其特征在于，包括：在第一方向上依次排布的N个移位寄存器，N为大于4的正整数；所述移位寄存器具有第一扫描顺序控制端、第二扫描顺序控制端、第一输入端、第二输入端以及输出端；N个所述移位寄存器在所述第一方向上依次为第1级移位寄存器-第N级移位寄存器；当扫描第n级移位寄存器时，对于第n级移位寄存器，其第一扫描顺序控制端与第n-c级移位寄存器的输出端连接，以获取第一控制信号，其第二扫描顺序控制端与第n+d级移位寄存器的输出端连接，以获取第二控制信号，其第一输入端与第n-a级移位寄存器的输出端连接，以获取第一输入信号，其第二输入端与第n+b级移位寄存器的输出端连接，以获取第二输入信号；其中，n为正整数；a、b、c、d均为常数，且均为小于N的正整数，c-a≥1，d-b≥1。2.根据权利要求1所述的栅极扫描电路，其特征在于，所述移位寄存器包括：扫描顺序控制模块、上拉模块以及下拉模块；所述扫描顺序控制模块通过第一公共节点与所述上拉模块以及所述下拉模块连接；所述扫描顺序控制模块根据所述第一扫描顺序控制端输入的第一控制信号、所述第二扫描顺序控制端输入的第二控制信号、所述第一输入端输入的第一输入信号以及所述第二输入端输入的第二输入信号，生成节点控制信号；当所述上拉模块响应所述节点控制信号时，所述上拉模块用于使得所述输出端输出高电位；当所述下拉模块响应所述节点控制信号时，所述下拉模块用于使得所述输出端输出低电位。3.根据权利要求2所述的栅极扫描电路，其特征在于，所述扫描顺序控制模块包括：第一晶体管以及第二晶体管；所述第一晶体管的栅极连接所述第一扫描顺序控制端，其第一电极连接所述第一输入端，其第二电极连接所述第一公共节点；所述第二晶体管的栅极连接所述第二扫描顺序控制端，其第一电极连接所述第二输入端，其第二电极连接所述第一公共节点。4.根据权利要求2所述的栅极扫描电路，其特征在于，所述上拉模块包括：储能电容，所述储能电容的第一极板与所述第一公共节点连接，其第二极板与所述输出端连接；第三晶体管，所述第三晶体管的栅极连接第二公共节点，其第一电极连接第三公共节点，其第二电极连接所述第一公共节点；第四晶体管，所述第四晶体管的栅极连接第四公共节点，其第一电极连接第五公共节点，其第二电极连接所述第一公共节点；第五晶体管，所述第五晶体管的栅极连接所述第一公共节点，其第一电极用于输入时钟信号，其第二电极连接所述输出端；其中，所述第三公共节点以及所述第五公共节点用于输入所述低电位。5.根据权利要求4...

【专利技术属性】
技术研发人员：简守甫，夏志强，敦栋梁，曹兆铿，
申请(专利权)人：上海中航光电子有限公司，
类型：发明
国别省市：上海,31