像素阵列结构制造技术

本发明专利技术公开了一种像素阵列结构，包含多个扫描线与多个像素区块。各像素区块包含多个数据线、多个像素单元、无线接收单元与位置选择单元。多个像素单元以阵列形式排列，且各像素单元耦接至多个扫描线之一与多个数据线之一。无线接收单元以无线方式接收数据信号。位置选择单元根据位置选择信号将数据信号传送至多个数据线之一。

Pixel array structure

The invention discloses a pixel array structure, which comprises a plurality of scanning lines and a plurality of pixel blocks. Each pixel block comprises a plurality of data lines, a plurality of pixel units, a wireless receiving unit and a position selection unit. A plurality of pixel units are arranged in an array form, and each pixel unit is coupled to one of the plurality of scan lines and one of a plurality of data lines. The wireless receiving unit receives the data signal in wireless mode. The position selection unit transmits a data signal to one of the plurality of data lines in accordance with the position selection signal.

【技术实现步骤摘要】
像素阵列结构
本专利技术是关于一种像素阵列结构，特别是一种具有无线接收功能的像素阵列结构。
技术介绍
近年来，为了摆脱边框的视觉限制，发展出了一种可直接将栅极驱动电路制作于显示面板上的整合技术，以使得显示面板的两侧可不再被栅极驱动晶片所占用，而达到窄框化(slimborder)的目的。此种整合技术，一般称之为GOA(gatedriveronarray)技术。现有，采用GOA技术制作于显示面板上的栅极驱动电路其驱动能力较传统栅极驱动晶片弱，且在大尺寸的显示面板的负载条件下显得更加严重，而使得显示面板存有可靠性问题。为改善驱动能力问题，后有业者将显示面板分成多个显示区，并以区块驱动方式来驱动各显示区进行显示。然而，采用区块驱动的显示面板在高解析度的条件下，例如16K解析度，会有充放电时间不足的问题，使得显示面板需使用更多条数据线，进而导致显示面板的开口率下降。此外，过多的数据线设置亦有摆放空间不足的问题。
技术实现思路
在一实施例中，一种像素阵列结构包含多个扫描线与多个像素区块。各像素区块包含多个数据线、多个像素单元、无线接收单元以及位置选择单元。多个像素单元可以阵列形式排列，且各像素单元耦接至多个扫描线之一与多个数据线之一。无线接收单元可以无线方式接收数据信号。位置选择单元耦接在无线接收单元与多个数据线。位置选择单元可根据位置选择信号将数据信号传送至多个数据线之一。在一实施例中，一种像素阵列结构包含多个扫描线、多个数据线、多个像素单元以及多个第一接收单元。多个像素单元以阵列形式排列，且各像素单元耦接至多个扫描线之一与多个数据线之一。多个第一接收单元分别耦接多个数据线，且多个第一接收单元分别利用不同的接收频带以无线方式接收多个数据信号。综上所述，本专利技术实施例的像素阵列结构，其应用于显示面板。于此，本专利技术实施例的像素阵列结构能藉由各无线接收单元以无线方式接收对应的像素区块中各像素单元所需的各数据信号，可使得各个像素区块所需的数据信号不会受到过多的阻抗影响。此外，本专利技术实施例的像素阵列装置因不需额外设置数据线，而可在后续制成显示面板后仍不影响其开口率，且可改善数据线摆放空间不足的问题。在一些实施例中，本专利技术实施例的像素阵列装置能将显示面板的显示画面划分成多个显示区域且此些显示区域能同时进行更新，以增加画面的一致性。在一些实施例中，本专利技术实施例的像素阵列装置可不在显示面板上设置任何驱动集成电路(即数据驱动电路及/或栅极驱动电路)或减少其设置数量，进而实现窄边框设计。本专利技术实施例的像素阵列装置于应用于大尺寸(大于或等于65吋)显示面板时，还能避免驱动能力不足造成信号转态时间变慢的问题，进而提升显示面板的可靠性。附图说明图1为像素阵列结构的第一实施例的概要示意图。图2为图1中像素区块的一实施例的概要示意图。图3为驱动像素区块方法的一实施例的流程示意图。图4为图2中无线接收单元的第一实施例的概要示意图。图5为位置选择信号、扫描信号与时脉信号的概要示意图。图6为图2中无线接收单元的第一实施例的另一实施态样的概要示意图。图7为图2中无线接收单元的第二实施例的概要示意图。图8为位置选择信号、扫描信号、时脉信号、斜坡电压与控制信号的概要示意图。图9为图2中无线接收单元的第二实施例的另一实施态样的概要示意图。图10为像素阵列结构的第二实施例的概要示意图。图11为图10中第一接收单元的一实施例的概要示意图。图12为图10中第二接收单元的一实施例的概要示意图。图13为像素阵列结构的第二实施例的另一实施态样的概要示意图。图14为天线布局走线和遮光图案层的关系概要示意图。图15为图14中沿I-I剖线的概要示意图。其中，附图标记：100像素阵列结构110基板120无线接收单元121第一天线122重置单元123整流单元124第二天线125第一天线126第二天线130位置选择单元131-133开关模块140栅极驱动电路150遮光图案层160对向基板200像素阵列结构210基板220第一接收单元221第一充电电路222第一放电电路230第二接收单元231第二充电电路232第二放电电路300像素阵列结构A1第一天线A2第二天线A3第三天线A4第四天线B11-Bnm像素区块CK时脉信号D1-Dy数据线D11-Dyn数据线gnd地电压G1-Gx扫描线G11-Gxm扫描线I1第一充电信号I2第一放电信号I3第二充电信号I4第二放电信号M1第一晶体管M2第二晶体管M3第三晶体管M4第一晶体管M5第二晶体管M6第一晶体管M7第二晶体管P像素单元P11-Pxy像素单元Ramp斜坡电压S1位置选择信号S11-S13选定信号Sc截断信号Sd数据信号Sd1-Sdy数据信号Se1第一感应信号Se2第二感应信号Se3第三感应信号Se4第四感应信号Ss1-Ssx扫描信号Vc控制信号Vdd电源电压L1布局走线S100～S120步骤具体实施方式以下结合附图和具体实施例对本专利技术进行详细描述，但不作为对本专利技术的限定。图1为像素阵列结构的第一实施例的概要示意图。请参阅图1，像素阵列结构100包含多个扫描线G1-Gy以及以阵列形式排列的多个像素区块B11-Bnm。于此，扫描线G1-Gx区分成多组扫描线(G1-G3/G4-G6/G(x-2)-Gx)。各像素区块(B11-Bnm中任一者)耦接一组扫描线(G1-G3/G4-G6/G(x-2)-Gx)。其中，同一横排(即沿着扫描线G1-Gx的延伸方向)的像素区块B11-B1m/B21-B2m/Bn1-Bnm可耦接同一组扫描线(G1-G3/G4-G6/G(x-2)-Gx)。其中，n、m、x与y均为正整数。n小于x，且m小于y。在一实施例中，像素阵列结构100可更包含一基板110，且扫描线G1-Gx与像素区块B11-B23均配置于基板110上。此外，像素阵列结构100可更包含一栅极驱动电路140，并且栅极驱动电路140亦设置于基板110上。栅极驱动电路140耦接扫描线G1-Gx的一端。并且，于显示过程中，栅极驱动电路140经由扫描线G1-Gx提供扫描信号给对应的像素区块B11-Bnm。各像素区块(B11-Bnm中任一者)的内部架构大致上相同。虽然图式中显示各像素区块(B11-Bnm中任一者)具有9个像素单元P为示范，但此数量并非本专利技术的限制。换言之，各像素区块(B11-Bnm中任一者)可具有i*j个像素单元P1j-Pij。j等于此像素区块B11中数据线D1-Dj的数量，且i等于每一组扫描线G1-Gi的数量。其中，i为小于n且小于x的正整数，且j为小于m且小于y的正整数。为方便说明，以下以一个像素区块B11、i＝3且j＝3为例来进行说明。图2为图1中像素区块的一实施例的概要示意图，且图3为驱动像素区块方法的一实施例的流程示意图。请参阅图1至图3，像素区块B11包含多个数据线D1-D3、多个像素单元P11-P33、无线接收单元120以及位置选择单元130。多个数据线D1-D3配置于基板110上，且交错于多个扫描线G1-G3。多个像素单元P11-P33以阵列形式排列，且各像素单元P11-P33耦接至多个扫描线G1-G3的其中之一以及多个数据线D1-D3的其中之一。位置选择单元130耦接于多个数据线D1-D3和无线接收单元120之间。像素区块B本文档来自技高网...

【技术保护点】
一种像素阵列结构，其特征在于，包含：多个扫描线；及多个像素区块，各该像素区块包含：多个数据线；多个像素单元，以阵列形式排列，各像素单元耦接至该多个扫描线之一与该多个数据线之一；一无线接收单元，以无线方式接收一数据信号；及一位置选择单元，耦接在该无线接收单元与该多个数据线之间，且根据一位置选择信号将该数据信号传送至该多个数据线之一。

【技术特征摘要】
2017.01.04 TW 1061002141.一种像素阵列结构，其特征在于，包含：多个扫描线；及多个像素区块，各该像素区块包含：多个数据线；多个像素单元，以阵列形式排列，各像素单元耦接至该多个扫描线之一与该多个数据线之一；一无线接收单元，以无线方式接收一数据信号；及一位置选择单元，耦接在该无线接收单元与该多个数据线之间，且根据一位置选择信号将该数据信号传送至该多个数据线之一。2.根据权利要求1所述的像素阵列结构，其特征在于，该无线接收单元包含：一第一天线，接收该数据信号；及一重置单元，耦接在该第一天线和该位置选择单元之间，并根据一时脉信号重置该数据信号。3.根据权利要求2所述的像素阵列结构，其特征在于，该无线接收单元更包含：一第二天线，耦接该重置单元，且以无线感应方式产生该时脉信号。4.根据权利要求3所述的像素阵列结构，其特征在于，更包括一遮光图案层，其中各该第二天线的布局走线与该遮光图案层的正投影重叠。5.根据权利要求4所述的像素阵列结构，其特征在于，各该第一天线的布局走线与该遮光图案层的正投影重叠。6.根据权利要求2所述的像素阵列结构，其特征在于，该无线接收单元更包含：一整流单元，耦接在该第一天线和该位置选择单元之间，并对该数据信号进行整流，且将整流后的该数据信号输出至该位置选择单元。7.根据权利要求2所述的像素阵列结构，其特征在于，更包含：至少一第二天线，各该第二天线耦接在该多个像素区块的该多个重置单元中的多个者，且以无线感应方式产生该时脉信号并提供该时脉信号给耦接的该多个重置单元。8.根据权利要求1所述的像素阵列结构，其特征在于，该无线接收单元包含：一第一天线，接收一截断信号；一第一晶体管，该第一晶体管的第一端耦接至一电源电压，受控于一时脉信号；一第二晶体管，该第二晶体管的第一端耦接至该第一晶体管的第二端，该第二晶体管的第二端耦接至一地电压...

【专利技术属性】
技术研发人员：李长益，黄郁升，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾,71