储存器件、具有储存器件的存储系统及其操作方法技术方案

提供了一种储存器件、具有该储存器件的存储系统及其操作方法。一种储存器件包括：多个存储块，用于储存数据；外围电路，用于从所述多个存储块之中选择数个存储块，并对所述数个存储块同时执行擦除操作；以及控制电路，用于控制外围电路，使得：同时擦除所述数个存储块，以及对从所述数个存储块之中选择的存储块执行擦除操作和擦除验证操作。

Storage device, storage system having the same, and method of operating the same

A storage device, a storage system having the same, and a method of operating the same. A storage device includes a plurality of memory blocks for storing data; peripheral circuit for selecting a plurality of memory blocks from the plurality of memory blocks, and the number of memory blocks while executing the erase operation; and a control circuit for controlling the peripheral circuit, which at the same time: erase the number the storage block, and the block is erased from the memory and erase verify operation of the number of memory blocks are chosen.

【技术实现步骤摘要】
相关申请的交叉引用本申请要求于2015年10月30日提交的第10-2015-0152357号韩国专利申请的优先权，该申请以全文引用的方式并入本文。
本专利技术总体上涉及一种储存器件、具有该储存器件的存储系统及其操作方法。
技术介绍
诸如NAND闪速存储器件的储存器件的特征在于：即使在给器件的电源被切断时数据仍被保存。因此，NAND闪速存储器件频繁用于便携式电子设备，诸如笔记本电脑、蜂窝电话和智能手机。对便携式电子设备的需求持续增加，然而，需要更新型的便携式电子设备来处理大量数据。因此，需要具有更快的数据处理速度的数据储存器件。
技术实现思路
实施例提供了一种能够执行多擦除操作的储存器件、具有该储存器件的存储系统及其操作方法。根据本专利技术的一个方面，提供了一种储存器件，该储存器件包括：多个存储块，适用于储存数据；外围电路，适用于从所述多个存储块之中选择数个存储块，以及适用于对选中的数个存储块同时执行擦除操作；以及控制电路，适用于控制外围电路，使得同时擦除所述数个存储块，以及对从所述数个存储块之中选择的存储块执行擦除操作和擦除验证操作。根据本专利技术的一个方面，提供了一种存储系统，该存储系统包括：存储器件，适用于包括用于执行多擦除操作的储存器件；以及存储器控制器，适用于响应于从主机接收到的命令而控制存储器件。根据本专利技术的一个方面，提供了一种操作储存器件的方法，所述方法包括：执行多擦除区段，使得同时擦除从多个存储块之中选择的数个存储块，在所述多擦除区段中，重复擦除循环；以及如果擦除循环的频次达到最大多循环频次，则执行单擦除区段，使得对所述数个存储块逐个进行擦除操作和擦除验证操作。附图说明图1是图示根据本专利技术的实施例的存储系统的示图。图2是图示根据本专利技术的实施例的储存器件的示图。图3是图示根据本专利技术的实施例的存储块的示图。图4是图示根据本专利技术的实施例的行解码器与存储块之间的连接关系的示图。图5是图示根据本专利技术的实施例的高电压发生电路的示图。图6是图示根据本专利技术的实施例的选择信号输出单元的示图。图7是图示根据本专利技术的实施例的擦除操作的示图。图8是图示根据本专利技术的另一实施例的擦除操作的示图。图9是图示根据本专利技术的实施例的多擦除操作的流程图。图10是图示根据本专利技术的另一实施例的多擦除操作的流程图。图11是图示根据本专利技术的实施例的存储系统的示图。图12是图示根据本专利技术的实施例的包括存储系统的计算系统的示图。具体实施方式现在将在后文中参照附图更充分地描述示例性实施例；然而，应注意本专利技术可以以不同的形式来实施，并且不应当被解释为局限于本文所阐述的实施例。更确切地说，这些实施例被提供使得本专利技术将是彻底的和完整的，并且将会将本专利技术充分地传达给本专利技术所属领域的技术人员。在附图中，为了清楚说明的目的，尺寸可以被放大。此外，应理解的是，当元件被称为位于两个元件“之间”时，其可以是所述两个元件之间的唯一元件，或者也可以存在一个或多个中间元件。此外，相同的附图标记始终表示相同的元件。参照图1，根据本专利技术的实施例，提供了一种存储系统。参照图1，存储系统1000可以包括用于储存数据的存储器件1100和用于控制存储器件1100的存储器控制器1200。存储器件1100可以包括多个储存器件1110。储存器件1110可以包括双倍数据速率同步动态随机存取存储器(DDRSDRAM)、低功耗双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SRAM、低功耗DDR(LPDDR)、rambus动态随机存取存储器(RDRAM)和/或闪速存储器等。储存器件1110中的每个能够执行多擦除操作(multi-eraseoperation)。在实施例中，储存器件1110中的每个可以是或者包括NAND闪速存储器。被实施为NAND闪速存储器件的每个储存器件1110可以适用于执行多擦除操作。存储器控制器1200可以控制存储器件1100的总体操作。例如，存储器控制器1200可以响应于从主机2000接收到的命令而向存储器件1100输出用于控制存储器件1100的命令、地址和/或数据。并且，存储器控制器1200可以响应于从主机2000接收到的命令而从存储器件1100接收数据。主机2000可以通过使用诸如外围部件互联-高速(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)或串行连接SCSI(SAS)的接口协议来与存储系统1000通信。现在参照图2，提供了根据本专利技术的实施例的储存器件。例如，图2的储存器件可以被采用作为图1的储存器件1110中的一种。因此，储存器件1110可以包括配置为储存数据的存储单元阵列110、配置为执行存储单元阵列110的诸如编程操作、读取操作和/或擦除操作的操作的外围电路120以及配置为控制外围电路120的控制电路130。存储单元阵列110可以包括多个存储块，所述多个存储块包括彼此相同地配置的第一存储块至第K存储块(K是正整数)。第一存储块至第K存储块可以共享一个阱(well)。更具体地，可以在衬底中形成阱，并且可以在阱之上形成第一存储块至第K存储块。外围电路120可以包括电压发生电路121、行解码器122、页缓冲器123、列解码器124和输入/输出电路125。电压发生电路121可以响应于操作信号OPSIG而产生具有各种电压电平的一个或更多个操作电压。例如，在擦除操作中，电压发生电路121可以响应于擦除操作信号OPSIG而产生具有各种电平的操作电压，诸如擦除电压Vera和通过电压。擦除电压Vera可以被施加至存储单元阵列110中的阱，而其它操作电压可以被施加至全局线GL。行解码器122可以经由一个或更多个全局线GL连接至电压发生电路121。行解码器122可以经由第一局部线LL1至第K局部线LLK连接到第一存储块至第K存储块。行解码器122可以响应于从控制电路130接收到的行地址RADD而选择至少一个存储块。行解码器122还可以给所选中的至少一个存储块提供从电压发生电路121供应的至少一个操作电压。在针对多擦除操作的实施例中，行解码器122可以响应于行地址RADD而同时选择多个存储块。可选地，行解码器122可以响应于行地址RADD而选择一个存储块。在施加擦除电压Vera给阱的同时，行解码器122可以将从电压发生电路121供应的一个或更多个操作电压提供给连接至所选中的至少一个存储块的局部线，并浮置连接至其它未选中存储块的局部线。页缓冲器123可以经由位线BL连接至存储单元阵列110。页缓冲器123可以用正电压对位线BL预充电，在编程操作和读取操作中将数据传输至所选中的存储块和/或从所选中的存储块接收数据。响应于来自控制电路130的页缓冲器控制信号PBSIGNALS，页缓冲器123可以临时地储存所传输的数据。列解码器124可以传输数据给页缓冲器123和/或从页缓冲器123接收数据DATA。列解码器124可以传输数据给输入/输出电路125和/或从输入/输出电路125接收数据DATA。输入/输出电路125可以配置为将从外部设备(例如，存储器控制器)传输来的命令CMD和地址ADD传输给控制电路130。输入/输出电路125可以配置为将从外部设备传输来的数据DATA传输给列解码器124，或者将从列解码本文档来自技高网...

【技术保护点】
一种储存器件，包括：多个存储块，适用于储存数据；外围电路，适用于从所述多个存储块之中选择数个存储块，以及适用于对选中的数个存储块同时执行擦除操作；以及控制电路，适用于控制外围电路，使得：同时擦除所述数个存储块，以及对从所述数个存储块之中选择的存储块执行擦除操作和擦除验证操作。

【技术特征摘要】
2015.10.30 KR 10-2015-01523571.一种储存器件，包括：多个存储块，适用于储存数据；外围电路，适用于从所述多个存储块之中选择数个存储块，以及适用于对选中的数个存储块同时执行擦除操作；以及控制电路，适用于控制外围电路，使得：同时擦除所述数个存储块，以及对从所述数个存储块之中选择的存储块执行擦除操作和擦除验证操作。2.如权利要求1所述的储存器件，其中，外围电路包括：电压发生电路，适用于响应于操作信号而产生具有各种电平的操作电压；行解码器，适用于响应于行地址而从所述多个存储块之中同时选择一个或更多个存储块，以及适用于给选中的一个或更多个存储块提供操作电压；页缓冲器，适用于响应于页缓冲器控制信号而将数据传输给存储块和/或从存储块接收数据；列解码器，适用于响应于列地址而将数据传输给页缓冲器和/或从页缓冲器接收数据；以及输入/输出电路，适用于将从外部设备接收到的命令和地址传输给控制电路，和/或适用于将从外部设备接收到的数据传输给列解码器。3.如权利要求2所述的储存器件，其中，行解码器包括：解码器，适用于响应于行地址而输出预选择信号；选择信号输出单元，适用于响应于预选择信号和块使能信号而输出选择信号；高电压输出单元，适用于响应于选择信号而输出高电压；以及通过电路，适用于响应于所述高电压而给选中的存储块或所述数个存储块提供操作电压。4.如权利要求3所述的储存器件，其中，选择信号输出单元包括SR触发器，所述SR触发器适用于响应于预选择信号和块使能信号而操作，其中，SR触发器包括：第一NAND门，适用于响应于预选择信号和第一信号而输出预选择信号；以及第二NAND门，适用于响应于预选择信号和块使能信号而输出第一信号。5.如权利要求1所述的储存器件，其中，在擦除操作中，控制电路控制外围电路来执行同时擦除所述数个存储块的多擦除区段，然后执行单擦除区段，在所述单擦除区段中，顺序地对所述数个存储块逐个进行擦除操作和擦除验证操作，或者其中，在擦除操作中，控制电路控制外围电路来：执行同时擦除所述数个存储块的多擦除区段，以及以单个存储块为单位执行擦除验证操作。6.如权利要求5所述的储存器件，其中，控制电路包括寄存器，所述寄存器适用于储存关于所述数个存储块的擦除验证操作结果的信息。7.如权利要求6所述的储存器件，其中，控制电路控制外围电路，使得根据关于擦除验证操作结果的信息而通过改变行地址来选择要被执行擦除操作的存储块。8.一种存储系统，包括：存储器件，适用于包括用于执行多擦除操作的储存器件；以及存储器控制器，适用于响应于从主机接收到的命令而控制存储器件。9.如权利要求8所述的存储系统，其中，在多擦除...

【专利技术属性】
技术研发人员：洪龙焕，金炳烈，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR