移位寄存器、栅极驱动电路、显示面板及驱动方法技术

一种移位寄存器、栅极驱动电路、显示面板及驱动方法，该移位寄存器包括：输入电路，与上拉节点和输入信号端分别连接；复位电路，与所述上拉节点、复位信号端及第一电源端分别连接以接收第一电源电压；输出电路，与所述上拉节点、时钟信号端及输出端分别连接；以及输出下拉电路，与所述输出端连接，被配置为将第二电源电压写入所述输出端，其中，所述第一电源电压与所述第二电源电压不同。该移位寄存器、栅极驱动电路、显示面板和驱动方法可以提高电路的稳定性。

Shift register, gate drive circuit, display panel and driving method

A shift register, a gate driving circuit, display panel and driving method, the shift register includes: input circuit and the pull-up node and the signal input end are respectively connected; reset circuit and the pull-up node, the reset signal and a first power supply terminal connected to receive the first output circuit, and power supply voltage; the pull-up node, clock signal terminal and an output terminal are respectively connected; and the output pull-down circuit, and the output end is connected, is configured as the second power supply voltage into the output end, wherein the first power supply voltage and the second power supply voltage is different. The shift register, the gate drive circuit, the display panel and the driving method can improve the stability of the circuit.

【技术实现步骤摘要】

本公开的实施例涉及一种移位寄存器、栅极驱动电路、显示面板及驱动方法。
技术介绍
随着显示技术的飞速发展，显示面板越来越向着高集成度和低成本的方向发展。栅极驱动电路基板(Gate-driveronArray，GOA)技术是通过光刻工艺将栅极驱动电路直接集成在显示装置的阵列基板上，GOA电路通常包括多个级联的移位寄存器，每个移位寄存器均对应一行栅线(例如，每个移位寄存器给一行栅线提供扫描驱动信号)，以实现对显示面板的扫描驱动。这种集成技术可以节省栅极集成电路(IntegratedCircuit，IC)的绑定(Bonding)区域以及扇出(Fan-out)区域的空间，从而实现显示面板的窄边框，同时可以降低产品成本、提高产品的良率。GOA的可靠性直接影响到显示面板的可靠性，因此，如何提高GOA的可靠性也成为研究的重点之一。
技术实现思路
本公开的实施例提供一种移位寄存器，包括：输入电路，与上拉节点和输入信号端分别连接；复位电路，与所述上拉节点、复位信号端及第一电源端分别连接以接收第一电源电压；输出电路，与所述上拉节点、时钟信号端及输出端分别连接；以及输出下拉电路，与所述输出端连接，被配置为将第二电源电压写入所述输出端，其中，所述第一电源电压与所述第二电源电压不同。例如，在本公开实施例提供的移位寄存器中，所述输出电路包括存储电容和第一晶体管，所述第一晶体管的第一极与时钟信号端连接，所述第一晶体管的控制极与所述上拉节点连接，所述第一晶体管的第二极与所述输出端连接，所述存储电容的第一端与所述上拉节点连接，所述存储电容的第二端与所述输出端连接。例如，在本公开实施例提供的移位寄存器中，所述输入电路包括第二晶体管，所述第二晶体管的第一极与所述输入信号端连接，所述第二晶体管的控制极与所述输入信号端连接，所述第二晶体管的第二极与所述上拉节点连接；所述复位电路包括第三晶体管，所述第三晶体管的第一极与所述上拉节点连接，所述第三晶体管的控制极与所述复位信号端连接，所述第三晶体管的第二极与所述第一电源端连接。例如，在本公开实施例提供的移位寄存器中，所述输出下拉电路包括第一输出下拉晶体管，所述第一输出下拉晶体管的第一极与所述输出端连接，所述第一输出下拉晶体管的控制极与所述复位信号端连接，所述第一输出下拉晶体管的第二极与第二电源端连接以接收第二电源电压。例如，本公开实施例提供的移位寄存器，还包括第一下拉控制电路，其中，所述输出下拉电路包括第一输出下拉晶体管，所述第一输出下拉晶体管的第一极与所述输出端连接，所述第一输出下拉晶体管的控制极与所述第一下拉控制电路连接，所述第一输出下拉晶体管的第二极被配置为接收所述第二电源电压；所述第一下拉控制电路被配置为控制所述第一输出下拉晶体管的开启和关闭。例如，在本公开实施例提供的移位寄存器中，所述第一下拉控制电路包括第一子控制电路和第二子控制电路，所述第一子控制电路与第三电源端、第一下拉节点以及所述第二子控制电路分别连接，所述第二子控制电路与所述上拉节点、所述第一下拉节点以及所述第一电源端分别连接。例如，在本公开实施例提供的移位寄存器中，所述第一子控制电路包括第一控制晶体管和第二控制晶体管，所述第二子控制电路包括第三控制晶体管和第四控制晶体管，所述第一输出下拉晶体管的控制极与所述第一下拉节点连接；所述第一控制晶体管的第一极与所述第三电源端连接，所述第一控制晶体管的控制极与所述第三电源端连接，所述第一控制晶体管的第二极与第一节点连接；所述第二控制晶体管的第一极与所述第三电源端连接，所述第二控制晶体管的控制极与所述第一节点连接，所述第二控制晶体管的第二极与所述第一下拉节点连接；所述第三控制晶体管的第一极与所述第一下拉节点连接，所述第三控制晶体管的控制极与所述上拉节点连接，所述第三控制晶体管的第二极与所述第一电源端连接；所述第四控制晶体管的第一极与所述第一节点连接，所述第四控制晶体管的控制极与所述上拉节点连接，所述第四控制晶体管的第二极与所述第一电源端连接。例如，本公开实施例提供的移位寄存器，还包括第二下拉控制电路，其中，所述输出下拉电路还包括第二输出下拉晶体管，所述第二输出下拉晶体管的第一极与所述输出端连接，所述第二输出下拉晶体管的控制极与所述第二下拉控制电路连接，所述第二输出下拉晶体管的第二极被配置为接收所述第二电源电压；所述第二下拉控制电路被配置为控制所述第二输出下拉晶体管的开启和关闭。例如，在本公开实施例提供的移位寄存器中，所述第一下拉控制电路包括第一子控制电路和第二子控制电路，所述第二下拉控制电路包括第三子控制电路和第四子控制电路，所述第一子控制电路与第一电源信号端、第一下拉节点以及所述第二子控制电路分别连接，所述第二子控制电路与所述上拉节点、所述第一下拉节点以及所述第一电源端分别连接，所述第三子控制电路与第二电源信号端、第二下拉节点以及所述第四子控制电路分别连接，所述第四子控制电路与所述上拉节点、所述第二下拉节点以及所述第一电源端分别连接。例如，在本公开实施例提供的移位寄存器中，所述第一子控制电路包括第一控制晶体管和第二控制晶体管，所述第二子控制电路包括第三控制晶体管和第四控制晶体管，所述第三子控制电路包括第五控制晶体管和第六控制晶体管，所述第四子控制电路包括第七控制晶体管和第八控制晶体管，所述第一输出下拉晶体管的控制极与所述第一下拉节点连接，所述第一输出下拉晶体管的第二极与所述第二电源信号端连接以接收第二电源信号；所述第一控制晶体管的第一极与第一电源信号端连接以接收第一电源信号，所述第一控制晶体管的控制极与所述第一电源信号端连接以接收所述第一电源信号，所述第一控制晶体管的第二极与第一节点连接；所述第二控制晶体管的第一极与所述第一电源信号端连接以接收所述第一电源信号，所述第二控制晶体管的控制极与所述第一节点连接，所述第二控制晶体管的第二极与第一下拉节点连接；所述第三控制晶体管的第一极与所述第一下拉节点连接，所述第三控制晶体管的控制极与所述上拉节点连接，所述第三控制晶体管的第二极与第一电源端连接以接收所述第一电源电压；所述第四控制晶体管的第一极与所述第一节点连接，所述第四控制晶体管的控制极与所述上拉节点连接，所述第四控制晶体管的第二极与所述第一电源端连接以接收所述第一电源电压；所述第二输出下拉晶体管的控制极与所述第二下拉节点连接，所述第二输出下拉晶体管的第二极与所述第一电源信号端连接以接收所述第一电源信号；所述第五控制晶体管的第一极与所述第二电源信号端连接以接收所述第二电源信号，所述第五控制晶体管的控制极与所述第二电源信号端连接以接收所述第二电源信号，所述第五控制晶体管的第二极与第二节点连接；所述第六控制晶体管的第一极与所述第二电源信号端连接以接收所述第二电源信号，所述第六控制晶体管的控制极与所述第二节点连接，所述第六控制晶体管的第二极与第二下拉节点连接；所述第七控制晶体管的第一极与所述第二下拉节点连接，所述第七控制晶体管的控制极与所述上拉节点连接，所述第七控制晶体管的第二极与第一电源端连接以接收所述第一电源电压；所述第八控制晶体管的第一极与所述第二节点连接，所述第八控制晶体管的控制极与所述上拉节点连接，所述第八控制晶体管的第二极与所述第一电源端连接以接收所述第一电源电压；所述第一电源信本文档来自技高网...

【技术保护点】
一种移位寄存器，包括：输入电路，与上拉节点和输入信号端分别连接；复位电路，与所述上拉节点、复位信号端及第一电源端分别连接以接收第一电源电压；输出电路，与所述上拉节点、时钟信号端及输出端分别连接；以及输出下拉电路，与所述输出端连接，被配置为将第二电源电压写入所述输出端，其中，所述第一电源电压与所述第二电源电压不同。

【技术特征摘要】
1.一种移位寄存器，包括：输入电路，与上拉节点和输入信号端分别连接；复位电路，与所述上拉节点、复位信号端及第一电源端分别连接以接收第一电源电压；输出电路，与所述上拉节点、时钟信号端及输出端分别连接；以及输出下拉电路，与所述输出端连接，被配置为将第二电源电压写入所述输出端，其中，所述第一电源电压与所述第二电源电压不同。2.根据权利要求1所述的移位寄存器，其中，所述输出电路包括存储电容和第一晶体管，所述第一晶体管的第一极与时钟信号端连接，所述第一晶体管的控制极与所述上拉节点连接，所述第一晶体管的第二极与所述输出端连接，所述存储电容的第一端与所述上拉节点连接，所述存储电容的第二端与所述输出端连接；所述输入电路包括第二晶体管，所述第二晶体管的第一极与所述输入信号端连接，所述第二晶体管的控制极与所述输入信号端连接，所述第二晶体管的第二极与所述上拉节点连接；以及所述复位电路包括第三晶体管，所述第三晶体管的第一极与所述上拉节点连接，所述第三晶体管的控制极与所述复位信号端连接，所述第三晶体管的第二极与所述第一电源端连接。3.根据权利要求1或2所述的移位寄存器，其中，所述输出下拉电路包括第一输出下拉晶体管，所述第一输出下拉晶体管的第一极与所述输出端连接，所述第一输出下拉晶体管的控制极与所述复位信号端连接，所述第一输出下拉晶体管的第二极与第二电源端连接以接收第二电源电压。4.根据权利要求1或2所述的移位寄存器，还包括第一下拉控制电路，其中，所述输出下拉电路包括第一输出下拉晶体管，所述第一输出下拉晶体管的第一极与所述输出端连接，所述第一输出下拉晶体管的控制极与所述第一下拉控制电路连接，所述第一输出下拉晶体管的第二极被配置为接收所述第二电源电压；所述第一下拉控制电路被配置为控制所述第一输出下拉晶体管的开启和关闭。5.根据权利要求4所述的移位寄存器，其中，所述第一下拉控制电路包括第一子控制电路和第二子控制电路，所述第一子控制电路与第三电源端、第一下拉节点以及所述第二子控制电路分别连接，所述第二子控制电路与所述上拉节点、所述第一下拉节点以及所述第一电源端分别连接。6.根据权利要求5所述的移位寄存器，其中，所述第一子控制电路包括第一控制晶体管和第二控制晶体管，所述第二子控制电路包括第三控制晶体管和第四控制晶体管，所述第一输出下拉晶体管的控制极与所述第一下拉节点连接；所述第一控制晶体管的第一极与所述第三电源端连接，所述第一控制晶体管的控制极与所述第三电源端连接，所述第一控制晶体管的第二极与第一节点连接；所述第二控制晶体管的第一极与所述第三电源端连接，所述第二控制晶体管的控制极与所述第一节点连接，所述第二控制晶体管的第二极与所述第一下拉节点连接；所述第三控制晶体管的第一极与所述第一下拉节点连接，所述第三控制晶体管的控制极与所述上拉节点连接，所述第三控制晶体管的第二极与所述第一电源端连接；所述第四控制晶体管的第一极与所述第一节点连接，所述第四控制晶体管的控制极与所述上拉节点连接，所述第四控制晶体管的第二极与所述第一电源端连接。7.根据权利要求4所述的移位寄存器，还包括第二下拉控制电路，其中，所述输出下拉电路还包括第二输出下拉晶体管，所述第二输出下拉晶体管的第一极与所述输出端连接，所述第二输出下拉晶体管的控制极与所述第二下拉控制电路连接，所述第二输出下拉晶体管的第二极被配置为接收所述第二电源电压；所述第二下拉控制电路被配置为控制所述第二输出下拉晶体管的开启和关闭。8.根据权利要求7所述的移位寄存器，其中，所述第一下拉控制电路包括第一子控制电路和第二子控制电路，所述第二下拉控制电路包括第三子控制电路和第四子控制电路，所述第一子控制电路与第一电源信号端、第一下拉节点以及所述第二子控制电路分别连接，所述第二子控制电路与所述上拉节点、所述第一下拉节点以及所述第一电源端分别连接，所述第三子控制电路与第二电源信号端、第二下拉节点以及所...

【专利技术属性】
技术研发人员：王梓轩，王飞，陈宇霆，
申请(专利权)人：京东方科技集团股份有限公司，合肥鑫晟光电科技有限公司，
类型：发明
国别省市：北京;11