用于射频应用的结构制造技术

本发明专利技术涉及用于射频应用的结构(1)，其包括：·高电阻率硅的支撑衬底(2)，其包括下部和上部(3)，对上部进行p型掺杂至深度D；·硅的介孔俘获层(4)，其形成在支撑衬底(2)的经掺杂的上部(3)中。根据本发明专利技术，该结构(1)的特征在于，深度D小于1微米，且俘获层(4)的孔隙率在20％与60％之间。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及的
为集成射频器件。
技术介绍
集成器件通常形成在晶片形式的衬底上，晶片主要用作制造该器件的支撑物。然而，集成度的提高以及对这些器件的期望性能水平的提高，导致器件性能水平与这些器件形成所在的衬底的特性之间的关联性显著提高。对于射频(RF)器件来说尤其如此，射频器件处理频率在大约3kHz与300GHz之间的信号，其应用尤其属于电信领域(蜂窝电话、Wi-Fi、蓝牙等)。作为器件/衬底关联性的示例，由高频信号在器件中的传播产生的电磁场穿透到衬底深部，并且与位于其中的任何电荷载流子相互作用。这导致了下述问题：信号的非线性失真(谐波)，插入损耗导致的信号的一部分能量的无谓消耗，以及部件之间可能的影响。从而，RF器件的特性受制于其架构及其形成工艺，以及这些器件制造所在的衬底的限制插入损耗、相邻器件之间的串扰以及产生谐波的非线性失真现象的能力。射频器件，例如天线开关和调谐器以及功率放大器，可以形成在不同类型的衬底上。例如，已知的是蓝宝石上硅衬底，其通常称为SOS(蓝宝石上硅)，其使得根据微电子技术在硅的表面层上形成的部件享有蓝宝石衬底的绝缘特性的益处。例如，制造在该类型衬底上的天线开关和功率放大器展现出非常好的品质因数，但是由于该方案的整体成本，而一般只用在专营的应用中。另外已知的是基于高电阻率硅的衬底，其包括支撑衬底、布置在支撑衬底上的俘获层、布置在俘获层上的介电层以及布置在介电层上的有源半导电层。支撑衬底通常展现出高于1kohm.cm的电阻率。俘获层可以包括未掺杂多晶硅。根据现有技术的高电阻率支撑衬底与俘获层的组合能够降低上述器件/衬底关联性，从而在RF器件中确保优异的性能水平。对此，本领域技术人员可以在来自WoodheadPublishing的“Silicon-on-insulator(SOI)Technology,manufactureandapplications”，points10.7and10.8，OlegKononchukandBich-YenNguyen中找到对现有技术中已知的制造在高电阻率半导电衬底上的RF器件的性能水平的综述。然而，多晶硅的俘获层具有下述缺陷：在高温热处理步骤中经历部分再结晶，这导致该层中的陷阱密度下降。随着移动电话标准的发展趋势要求更高的RF部件的规格，与该陷阱密度的下降相关的器件性能的变差对于一些应用而言是不能容忍的。另外，用于产生衬底的堆叠的沉积多晶硅的步骤和表面制备的步骤十分敏感且昂贵。替代该多晶硅俘获层的是多孔硅层。根据现有技术，多孔层的沉积不能获得非常薄的层厚度(小于1μm)。因此，现有技术的多孔层及其厚度(10μm与80μm之间)不能获得包括机械强度足以承受制造器件的某些步骤以及保留在最终的功能器件中的多孔层的衬底。
技术实现思路
专利技术目标因此，本专利技术的一个目标为，提出克服了现有技术的缺陷的适于射频应用的结构。本专利技术的一个目标尤其为，提出一种满足RF应用的越来越高的需求而且可以降低制造成本的集成结构。本专利技术涉及用于射频应用的结构，其包括：·高电阻率硅的支撑衬底，其包括下部和上部，对上部进行p型掺杂至深度D；·硅的介孔俘获层，其形成在支撑衬底的经掺杂的上部中；根据本专利技术，该结构的特征在于，深度D小于1μm，且俘获层的孔隙率在20％与60％之间。如此获得的俘获层的孔隙率能够精确地将俘获层的电阻率控制为处于可以为很高的水平(>5000ohm.cm)。从而，对孔隙率的设定(根据20％至60％的确切范围)以及对其中将形成俘获层的硅的支撑衬底的上部的掺杂的深度D(小于1μm)的设定能够：-确保介孔层的优异的机械强度，使其能够保留在最终的功能器件中；-以及向结构提供适合于射频应用的电阻率特性和绝缘特性。另外，非常薄的介孔俘获层(小于1μm)的制造简化了在支撑衬底上沉积俘获层的步骤，以及可能的对于接下来要进行的工艺步骤而言所必需的表面准备的步骤。根据本专利技术的有益的特征，下列各项单独使用或组合而使用：-介孔俘获层的孔的直径在2nm与50nm之间；-介孔俘获层通过对支撑衬底的经掺杂的上部的电解工艺来获得；-电解工艺通过受到在电解的端子处的电压控制技术而受到控制；-支撑衬底的下部的电阻率大于1000ohm.cm。根据本专利技术的其他有益的特征，下列各项单独使用或组合而使用：-有源层布置在俘获层上；-有源层通过直接键合而转移至俘获层上；-有源层由半导电材料形成；-有源层由压电材料形成；-有源层包括下列材料中的至少一种：硅、碳化硅、硅锗、铌酸锂、钽酸锂、石英和氮化铝；-有源层的厚度在10nm与50μm之间；-在俘获层与有源层之间布置介电层；-介电层通过直接键合而转移至俘获层上；-介电层包括下列材料中的至少一种：二氧化硅、氮化硅、氧化铝；-介电层在10nm与6μm之间；-在俘获层与介电层之间布置氮化硅(SiN)层。根据本专利技术的其他有益特征，下述各项单独使用或组合而使用，在有源层之上或之中存在至少一个微电子器件：-该微电子器件为开关电路或天线调谐电路或射频功率放大电路；-该微电子器件包括多个有源部件以及多个无源部件；-该微电子器件包括至少一个控制元件和一个MEMS开关元件，该MEMS开关元件由具有欧姆接触的微开关或电容性微开关构成；-该微电子器件为通过体声波传播或表面声波传播而工作的射频滤波器。附图说明参考所附附图，根据下面的本专利技术的具体实施方式，本专利技术的其他特征和益处将显现，在附图中：-图1表示杨氏模量与硅的孔隙度的依赖关系；-图2表示本专利技术的第一实施方案；-图3a和图3b表示本专利技术的第二实施方案；-图4表示本专利技术的另一实施方案。具体实施方式根据本专利技术的用于射频应用的结构1、1'、11包括高电阻率(HR)硅的支撑衬底2。高电阻率应当被理解为指的是高于1000ohm.cm的电阻率；其有益地在4000与10000ohm.cm之间。根据本专利技术，对HR硅的支撑衬底2在上部3上进行p型掺杂直至预定深度D(小于1μm)。该掺杂有益地通过下述方式进行：离子注入并随后进行RTA式烘烤以激活注入的p型掺杂剂，或外延p+层，或甚至通过“旋涂玻璃”(该术语描述的是，通过离心分离来沉积玻璃层)进行掺杂。这样掺杂后，对HR硅的支撑衬底2的上层3进行电解工艺，以便将支撑衬底2的上部3转变为多孔层4(其将形成俘获层4)。先前引入到支撑衬底2的上部3的掺杂剂的深度D基本对应于俘获层4的厚度。电解工艺可以包括例如电化学阳极氧化，在该工艺中，至少支撑衬底2的上部3被放置在包括电解质(例如氢氟酸)的腔室中。然后，在电解质中浸入阳极和阴极，并通过电流源为阳极和阴极供电。多孔硅的形态有三种类型：-大孔硅，其一般从轻掺杂n型硅获得，并且其孔的直径大于50nm；-介孔硅，其一般从强掺杂p型硅获得，并且其孔的直径在2nm与50nm之间；-纳孔硅(也称为微孔硅)，其一般从轻掺杂p型硅获得，并且其孔的直径小于2nm。从而，依据衬底2的掺杂水平和电解工艺的条件(例如，对电流源施加的电流密度的调节)，孔隙率可以更高或更低并且受到控制。概括而言，层的孔隙度Po定义为层中未被占据的体积的分数，其表示为：Po＝(d-dPo)/d其中，d是无孔材料的密度，dPo是多孔材料的密度。产生的俘获层4必须具有足以获得高缺陷密度本文档来自技高网...

【技术保护点】
一种用于射频应用的结构(1、1'、11)，包括：·高电阻率硅的支撑衬底2，其包括下部和上部3，对上部进行p型掺杂至深度D；·硅的介孔俘获层4，其形成在支撑衬底2的经掺杂的上部3中；该结构(1、1'、11)的特征在于，深度D小于1微米，且俘获层4的孔隙率在20％与60％之间。

【技术特征摘要】
【国外来华专利技术】2014.08.01 FR 14/018001.一种用于射频应用的结构(1、1'、11)，包括：·高电阻率硅的支撑衬底2，其包括下部和上部3，对上部进行p型掺杂至深度D；·硅的介孔俘获层4，其形成在支撑衬底2的经掺杂的上部3中；该结构(1、1'、11)的特征在于，深度D小于1微米，且俘获层4的孔隙率在20％与60％之间。2.根据权利要求1所述的用于射频应用的结构(1、1'、11)，其中，介孔俘获层(4)的孔的直径在2nm与50nm之间。3.根据在前权利要求中的任一项所述的用于射频应用的结构(1、1'、11)，其中，支撑衬底2的下部的电阻率大于1000ohm.cm。4.根据在前权利要求中的任一项所述的用于射频应用的结构(1、1'、11)，其中，有源层5布置在俘获层4上。5.根据前一项权利要求所述的用于射频应用的结构(1、1'、11)，其中，有源层5由半导电材料形成。6.根据权利要求4所述的用于射频应用的结构(1、1'、11)，其中，有源层5由压电材料形成。7.根据权利要求4所述的用于射频应用的结构(1、1'、11)，其中，有源层5包括下列材料中的至少一种：硅、碳化硅、硅锗、铌酸锂、钽酸锂、石英和氮化铝。8.根据权利要求4-7中的任一项所述的用于射频应用的结构(1、1'、11)，其中，有源层5的厚度在10nm与50μm之间。9...

【专利技术属性】
技术研发人员：O·科农丘克，W·范德恩达埃勒，E·德博内，
申请(专利权)人：SOITEC公司，
类型：发明
国别省市：法国;FR