存储器装置、存储器模块和用于纠错的方法制造方法及图纸

提供了一种存储器装置、存储器模块和用于纠错的方法。实施例包括一种存储器装置，所述存储器装置包括：存储器，被配置为存储数据；数据接口；错误接口；控制器，结合到数据接口、错误接口和存储器。控制器被配置为通过数据接口发送存储在存储器中的数据，并且控制器被配置为通过错误接口发送响应于纠正在从存储器读取的数据中的错误而生成的错误信息。

【技术实现步骤摘要】
本申请要求于2014年8月19日提交的第62/039,396号美国临时专利申请、2014年9月29日提交的第62/057,199号美国临时专利申请和2014年11月4日提交的第62/075,231号美国临时专利申请以及于2015年1月9日提交的第14/594,049号美国专利申请以及与2015年4月4日提交的第14/678,968号美国临时专利申请的权益，上述每件专利申请的内容通过引用全部包含于此以用于所有目的。
本公开涉及一种存储器系统架构，更具体地讲，涉及一种具有纠错的存储器系统架构。
技术介绍
存储器控制器可以被配置为执行纠错。例如，存储器控制器可以从存储器模块读取72比特的数据，其中，64比特为数据而8比特为奇偶校验。存储器控制器可以执行其他纠错技术。利用这样的技术，可以识别和/或纠正从存储器模块读取的数据中的一些错误。另外，存储器控制器可以使与错误有关的信息可利用。包括存储器控制器的系统可以基于错误信息(诸如撤回存储页或停止系统等)做出操作上的决定。这样的存储器控制器可以与处理器集成在一起。例如，英特尔赛扬处理器可以包括被配置为执行纠错的集成存储器控制器。但是，如果在数据被存储器控制器接收之前执行纠错，则与纠正相关的错误信息在存储器控制器中可能无法被使用，因此系统也无法使用所述与纠正相关的错误信息以进行系统管理决定。
技术实现思路
实施例包括一种存储器装置，所述存储器装置包括：被配置为存储数据的存储器、数据接口、错误接口以及结合到数据接口、错误接口和存储器的控制器。控制器被配置为通过数据接口发送存储在存储器中的数据；并且控制器被配置为通过错误接口发送响应于纠正从存储器读取的数据中的错误而生成的错误信息。另一个实施例包括一种方法，所述方法包括以下步骤：响应于从数据接口接收的读取命令而在存储器装置处读取包括错误的数据；基于读取包括错误的数据来记录错误信息；通过错误接口从存储器模块发送错误信息。另一个实施例包括一种存储器模块，所述存储器模块包括：数据接口；错误接口；多个存储器装置，每个存储器装置结合到数据接口和错误接口并且包括被配置为存储数据的存储器、被结合到数据接口、错误接口和存储器的控制器。控制器被配置为通过数据接口发送存储在存储器中的数据；并且控制器被配置为通过错误接口发送响应于纠正从存储器读取的数据中的错误而生成的错误信息。附图说明图1是根据实施例的具有存储器系统架构的系统的示意图。图2是根据实施例的具有包括控制器的存储器系统架构的系统的示意图。图3是根据实施例的具有包括基板(baseboard)管理控制器的存储器系统架构的系统的示意图。图4是根据实施例的具有不含有基于处理器的纠错的存储器系统架构的系统的示意图。图5是根据实施例的具有包含有毒(poisoned)数据选通信号的存储器系统架构的系统的示意图。图6是根据实施例的具有包含单独的不可纠正错误信号的存储器系统架构的系统的示意图。图7是根据实施例的具有包含软件模块的存储器系统架构的系统的示意图。图8是根据实施例的具有包含错误检测和纠正模块的存储器系统架构的系统的示意图。图9是根据实施例的具有包含聚合模块的存储器系统架构的系统的示意图。图10是根据实施例的具有包含从存储控制架构模块聚合(aggregate)信息的纠错模块的存储器系统架构的系统的示意图。图11是根据实施例的具有包含共享接口的多个模块的存储器系统架构的系统的示意图。图12是根据实施例的具有包含共享接口的可纠正错误模块和串行存在检测/寄存时钟驱动器模块的存储器系统架构的系统的示意图。图13是根据实施例的具有包含DRAM内纠错的存储器系统架构的系统的示意图。图14A至图14D是根据一些实施例的具有包含模块内纠错的存储器系统架构的系统的示意图。图15是根据实施例的存储器模块的示意图。图16是根据实施例的具有SPD或RCD接口的存储器模块的示意图。图17是根据实施例的具有单独的不可纠正的错误接口的存储器模块的示意图。图18是根据实施例的存储器装置的示意图。图19是根据另一个实施例的存储器装置的示意图。图20是根据实施例的包括存储器装置的存储器模块的示意图。图21是根据实施例的对错误信息进行通信的技术的流程图。图22是根据实施例的处理错误的技术的流程图。图23是根据另一个实施例的处理错误的技术的流程图。图24A是根据实施例的对错误信息进行通信的技术的流程图。图24B是根据另一个实施例的对错误信息进行通信的技术的流程图。图25是根据另一个实施例的对错误信息进行通信的技术的流程图。图26是根据另一个实施例的对错误信息进行通信的技术的流程图。图27是根据实施例的具有存储器系统架构的系统的示意图。图28是根据实施例的服务器的示意图。图29是根据实施例的服务器系统的示意图。图30是根据实施例的数据中心的示意图。具体实施方式实施例涉及存储器系统架构。给出下面的描述以使本领域普通技术人员能够制作和使用实施例，在专利申请的语境及其需求中提供下面的描述。对实施例的各种修改以及在此描述的普遍原理及特征将是容易理解的。主要以在具体实施方式中提供的具体方法和系统来描述实施例。然而，方法和系统将以其他实施来有效地操作。诸如“实施例”、“一个实施例”和“另一个实施例”的短语可以指示相同或不同的实施例，也指示多个实施例。将针对具有特定组件的系统和/或装置来描述实施例。然而，系统和/或装置可以包括比示出的组件更多或更少的组件，可以在不脱离本公开的范围的情况下做出组件的布置和类型上的变化。还将在具有特定步骤的具体方法的语境中描述实施例。然而，方法和系统根据具有不同的和/或附加的步骤的其他方法来操作，并且以与实施例不一致的不同顺序分步。因此，实施例不意图受限于示出的具体实施例，而是将符合与在此描述的原理和特征相一致的最宽范围。在具有特定组件的具体存储器系统架构的语境下描述实施例。本领域的普通技术人员将容易认识到，实施例与具有其他和/或附加组件和/或其他特征的存储器系统架构的用途相一致。然而，本领域的普通技术人员将容易认识到的是，方法和系统与其他结构一致。还可以在单个元件的语境下描述方法和系统。然而，本领域的普通技术人员将容易认识到的是，方法和系统与具有多个元件的存储器系统架构相一本文档来自技高网...

【技术保护点】
一种存储器装置，包括：存储器，被配置为存储数据；数据接口；错误接口；控制器，结合到数据接口、错误接口和存储器，其中，控制器被配置为通过数据接口发送存储在存储器中的数据，控制器被配置为通过错误接口发送响应于纠正从存储器读取的数据中的错误而生成的错误信息。

【技术特征摘要】
2014.08.19 US 62/039,396;2014.09.29 US 62/057,199;1.一种存储器装置，包括：
存储器，被配置为存储数据；
数据接口；
错误接口；
控制器，结合到数据接口、错误接口和存储器，
其中，
控制器被配置为通过数据接口发送存储在存储器中的数据，
控制器被配置为通过错误接口发送响应于纠正从存储器读取的数据中的
错误而生成的错误信息。
2.根据权利要求1所述的存储器装置，其中，控制器被配置为响应于检
测到不可纠正的错误而修改通过数据接口发送的数据选通信号。
3.根据权利要求2所述的存储器装置，其中，控制器被配置为组合数据
选通信号与表示不可纠正的错误的信号。
4.根据权利要求1所述的存储器装置，其中，错误接口还被配置为响应
于检测到不可纠正的错误而发送错误信息。
5.根据权利要求1所述的存储器装置，其中，控制器包括：
纠错码引擎，被配置为通过对写入到存储器的数据进行编码并对从存储
器读取的数据进行解码来纠正在从存储器读取的数据中的至少一个错误；
纠错码控制器，被配置为响应于纠错码引擎而记录错误信息。
6.根据权利要求1所述的存储器装置，其中，控制器被配置为诊断在从
存储器读取的数据中的错误。
7.根据权利要求6所述的存储器装置，其中，控制器被配置为响应于错
误而重新读取从存储器读取的数据并响应于重新读取数据而识别错误。
8.根据权利要求7所述的存储器装置，其中，控制器被配置为：如果重
新读取的数据表示不可纠正的错误，则将错误识别为不可纠正。
9.根据权利要求7所述的存储器装置，其中，控制器被配置为：如果重
新读取的数据表示不可纠正的错误并且错误是不可纠正的错误，则将错误识
别为不可修复。
10.根据权利要求7所述的存储器装置，其中，控制器被配置为：如果

\t重新读取的数据表示没有错误，则将错误识别为软读取错误。
11.根据权利要求6所述的存储器装置，其中，控制器被配置为响应于
错误是可纠正的错误而将纠正的数据重新写入到存储器。
12.根据权利要求11所述的存储器装置，其中，如果在重新写入期间发
生不可纠正的错误，...

【专利技术属性】
技术研发人员：胡潮红，尹亮，郑宏忠，姜郁成，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR