集成多输出结构以及形成方法技术

本发明专利技术的实施例提供了一种半导体器件，包括模塑料和延伸穿过模塑料的贯通孔。在贯通孔上方设置通孔连接件，并且在通孔连接件上方设置盖。在盖的部分中形成多个孔。本发明专利技术的实施例还提供了集成多输出结构以及形成方法。

【技术实现步骤摘要】

本专利技术的实施例涉及半导体领域，更具体地涉及集成多输出结构以及形成方法。
技术介绍
随着半导体技术的发展，半导体芯片/管芯变得越来越小。同时，更多功能需要集成至半导体管芯内。因此，半导体管芯需要将越来越多的I/O焊盘封装至更小的区域内，并且因此随着时间I/O焊盘的密度迅速提升。结果，半导体管芯的封装变得更加困难，这会对封装产量产生不利影响。传统的封装技术可以划分为两类。在第一类中，晶圆上的管芯在它们被切割之前封装。这种封装技术具有一些有利的特征，诸如更大的生产量和更低的成本。此外，需要较少的底部填充物或模塑料。然而，这种封装技术还具有一些缺陷。如前所述，管芯的尺寸变得越来越小，并且对应的封装仅可为多输入(fan-in)型封装，其中，每个管芯的I/O焊盘都被限于直接位于对应管芯的表面上方的区域。由于管芯的面积有限，I/O焊盘的数量由于I/O焊盘的间距的限制而受到限制。如果焊盘的间距减小，则可能发生焊料桥接。此外，在固定的球尺寸需求下，焊料球必须具有特定尺寸，这进而限制可以封装在管芯表面上的焊球的数量。在另一类封装中，管芯在它们被封装之前从晶圆上进行切割，并且仅封装“已知良好管芯”。该封装技术的有利特征是可能形成多输出(fan-out)型封装件，这意味着管芯上的I/O焊盘可以分布至比管芯更大的区域，并且因此可以增大封装在管芯的表面上的I/O焊盘的数量。
技术实现思路
本专利技术的实施例提供了一种形成半导体器件的方法，所述方法包括：在衬底上形成贯通孔，所述贯通孔延伸穿过模塑料；形成设置在所述贯通孔上方并且接触所述贯通孔的通孔连接件；以及形成设置在所述贯通孔上方并且接触所述通孔连接件的盖，其中，所述盖的宽度大于所述贯通孔的宽度，并且多个孔形成在所述盖的第一部分中。本专利技术的实施例还提供了一种形成半导体器件的方法，所述方法包括：形成延伸穿过模塑料的贯通孔；形成设置在所述贯通孔上方并且接触所述贯通的通孔连接件；以及形成设置在所述贯通孔上方的盖，其中，所述盖包括周界件和中心件，所述周界件与所述中心件电断开，并且所述中心件设置在所述通孔连接件上方并且接触所述通孔连接件。本专利技术的实施例还提供了一种半导体器件，包括：贯通孔，所述贯通孔延伸穿过模塑料；通孔连接件，所述通孔连接件设置在所述贯通孔上方；以及盖，所述盖设置在所述贯通孔上方并且所述盖接触所述通孔连接件，其中，所述盖的宽度大于所述贯通孔的宽度，并且多个孔形成在所述盖的第一部分中。附图说明为更完整的理解本专利技术实施例及其优点，现将结合附图所进行的以下描述作为参考，其中：图1至图10是根据一些示例性实施例的制造贯通孔(TV)封装件的中间阶段的截面图；图11示出了根据示例性实施例的在贯通孔上方形成的导电盖。图12至图15是根据一些示例性实施例的制造TV封装件的中间阶段的截面图；图16示出了TV封装件与顶部封装件的接合；图17和图18示出了根据示例性实施例的在TV上方形成的导电盖；以及图19是根据示例性实施例的制造TV封装件的中间阶段的截面图。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间相对术语，以便于描述如图所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而在此使用的空间相对描述符可以同样地作相应的解释。根据各个示例性实施例提供了包括被覆盖的贯通孔的集成多输出(“InFO”)封装件及其形成方法。示出了形成InFO封装件的中间阶段并且讨论了实施例的变形。图1至图10示出了根据一些实施例的在形成半导体封装件中的中间步骤的截面图。首先参考图1，示出有具有释放层22形成在其上的载体衬底20。通常地，载体衬底20在后续的加工中提供临时的机械和结构支撑。例如，载体衬底20可以包括任何合适的材料，诸如硅基材料(诸如硅晶圆、玻璃或氧化硅)或其他材料(诸如氧化铝、陶瓷材料)、这些材料的任意组合等。在一些实施例中，为了适应进一步的加工，载体衬底20是平坦的。释放层120是在载体衬底20上方形成的可选层，可以允许更容易地去除载体衬底20。如下面更详细的解释，各个层和器件将放置在载体衬底20的上方，之后可以去除载体衬底20。可选的释放层22有助于载体衬底20的去除，减少了对形成在载体衬底20上方的结构的损坏。释放层22可以由基于聚合物的材料形成。在一些实施例中，释放层22是诸如光热转换(LTHC)释放涂层的环氧化物基热释放材料，该材料在被加热时失去其粘性。在其他实施例中，释放层22可为紫外线(UV)胶，其在暴露于UV光时丧失它的粘合性能。释放层22可以作为液体被分配并且被固化。在其他实施例中，释放层22可以是层压到载体衬底20上的层压膜。可以使用其他释放层。参考图2，在释放层22上方形成缓冲层24。缓冲层24是介电层，该介电层可以是聚合物(诸如聚苯并恶唑(PBO)、聚酰亚胺、苯并环丁烯(BCB)等)、氮化物(诸如氮化硅等)、氧化物(诸如氧化硅、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、掺杂硼的磷硅酸盐玻璃(BPSG)或它们的组合等)等，并且例如，可以通过旋涂、层压、化学汽相沉积(CVD)等来形成。在一些实施例中，缓冲层24是具有统一厚度的平坦层，其中该厚度T1可以介于约2μm与约6μm之间。缓冲层24的顶面和底面也是平坦的。现在参考图2至图6，根据一些实施例，示出有贯通孔(“TV”)33的形成(见图6)。贯通孔33提供从封装件的一侧到封装件的另一侧的电连接。例如，下面将做出更详细的解释，管芯将被安装至缓冲层24并且围绕贯通孔和管芯形成模塑料。随后，诸如另一管芯、封装件、衬底等的另一个器件可以附接至管芯和模塑料。贯通孔33提供另一器件和封装件的背侧之间的电连接，无需通过安装至缓冲层24上的管芯传递电信号。如图2所示，例如，可以通过在缓冲层24上方形成导电晶种层26来形成贯通孔33。在一些实施例中，晶种层26是金属层，其可以是单层或包括由不同材料形成的多个子层的复合层。晶种层26可由铜、钛、镍、金或它们的组合等制成。在一些实施例中，晶种层26包括钛层和钛层上方的铜层。例如，可以使用物理汽相沉积(PVD)、CVD、原子层沉积(ALD)、它们的组合等形成晶种层26。在一些实施例中，晶种层26包括钛层26A和位于钛层26A上方的铜层26B。在可选实施例中，晶种层26是铜层。转向图3，诸如图案化的光刻胶层28的掩模层可以被沉积和图案化，其中，掩模层中的开口30暴露出晶种层26。参考图4，例如，使用无电本文档来自技高网...

【技术保护点】
一种形成半导体器件的方法，所述方法包括：在衬底上形成贯通孔，所述贯通孔延伸穿过模塑料；形成设置在所述贯通孔上方并且接触所述贯通孔的通孔连接件；以及形成设置在所述贯通孔上方并且接触所述通孔连接件的盖，其中，所述盖的宽度大于所述贯通孔的宽度，并且多个孔形成在所述盖的第一部分中。

【技术特征摘要】
2015.09.30 US 14/871,5931.一种形成半导体器件的方法，所述方法包括：在衬底上形成贯通孔，所述贯通孔延伸穿过模塑料；形成设置在所述贯通孔上方并且接触所述贯通孔的通孔连接件；以及形成设置在所述贯通孔上方并且接触所述通孔连接件的盖，其中，所述盖的宽度大于所述贯通孔的宽度，并且多个孔形成在所述盖的第一部分中。2.根据权利要求1所述的方法，其中，从上往下看，所述第一部分形成设置在所述贯通孔的周界上方的环。3.根据权利要求2所述的方法，其中，所述第一部分在所述贯通孔的所述周界的任意一侧上延伸至少5μm。4.根据权利要求1所述的方法，其中，所述盖的金属密度是不具有所述多个孔的所述盖的金属密度的50％至70％。5.根据权利要求1所述的方法，其中，从上往下看，所述第一部分形成介于所述贯通孔的周界和所述通孔连接件的周界之间的环。6.根据权利要求5所述的方法，其中，所述第一部分的一侧的位置与所述通孔连接件的所述周界的距离介于5μm和25μm之间，并...

【专利技术属性】
技术研发人员：邱铭彦，陈宪伟，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71