用于筛选峰值保持器PH300的信号处理系统及方法技术方案

本发明专利技术涉及一种用于筛选峰值保持器PH300的信号处理系统，包括信号发生器，用于输出一正弦波信号；继电器切换选择输出电路，具有多路输出，每路输出上分别连接一个峰值保持器PH300；多个A/D转换电路，将峰值保持器PH300的输出信号转换为数字信号；FPGA电路，接收数字信号并与预设峰值进行比较，输出比较结果；上位机，通过一RS‑422通信电路与所述FPGA电路相连接；电源电路，用于供电；其中，所述FPGA还用于根据上位机的控制指令控制继电器切换选择输出电路中的继电器进行分时切换；以上所有元器件封装在一块电路板上。本发明专利技术实现对峰值保持器PH300的性能检测及质量等级的评价。

【技术实现步骤摘要】

本专利技术涉及信号与信息处理
，尤其涉及一种用于筛选峰值保持器PH300的信号处理系统及方法。
技术介绍
峰值保持器(PKD，PeakDetector)的作用是对输入信号的峰值进行提取，产生输出Vo＝Vpeak，它可在短时间里完成采样输入信号的最高电压值并把该电压值保持足够长的时间，再由A/D芯片在这段时间里完成量化和编码操作，以获得更高的技术指标(如速度、分辨率、精度等)。除了在输入信号变化较缓慢的情况下，大部分数据采集系统都必须配用峰值保持器，尤其是高速数据采集系统。而峰值保持器PH300属于航天航空的国外军品级峰值保持器件，根据其数据手册，其质保期只有一年，为保证其在航天航空任务中的可靠性，装机前需对峰值保持器PH300进行低等级筛选(军民级比航天级低，该器件无航天级产品)，而现有技术中目前并无用于检测筛选峰值保持器PH300性能的方法。
技术实现思路
本专利技术旨在解决现有技术中针对峰值保持器PH300无法实现对其性能检测筛选的技术问题，提供了一种用于筛选峰值保持器PH300的信号处理系统，实现对峰值保持器PH300的性能检测及质量等级的评价。本专利技术的实施例提供了一种用于筛选峰值保持器PH300的信号处理系统，所述系统包括：信号发生器，用于输出一正弦波信号；继电器切换选择输出电路，输入端与所述信号发生器相连接，所述继电器切换选择输出电路具有多路输出，每路输出上分别连接一个峰值保持器PH300；多个A/D转换电路，每个A/D转换电路用于连接一个峰值保持器PH300，用于采集所述对应峰值保持器PH300的输出信号，并将峰值保持器PH300输出的模拟信号转换为数字信号；FPGA电路，接收所述数字信号并与信号发生器预设峰值进行比较，并输出比较结果；上位机，通过一RS-422通信电路与所述FPGA电路相连接，用于接收并显示FPGA电路的输出结果；电源电路，用于给所述继电器切换选择输出电路、A/D转换电路、峰值保持器PH300、FPGA电路及RS-422通信电路供电；其中，所述FPGA还用于根据上位机的控制指令控制继电器切换选择输出电路中的继电器进行分时切换；所述继电器切换选择输出电路、峰值保持器PH300、A/D转换电路、FPGA电路、RS-422通信电路及电源电路封装在一块电路板上。优选地，所述电路板上，用于封装峰值保持器PH300的位置设有DIP16双排插座，所述峰值保持器PH300通过DIP16双排插座装配在所述电路板上。优选地，所述电源电路包括：电源稳压电路，用于将接收到的外部供电电源的电压稳压后输出多种电压分别提供给所述继电器切换选择输出电路、A/D转换电路、峰值保持器PH300、FPGA电路及RS-422通信电路；其中，所述多种电压分别为+2.5V、+5V、+6V和-6V。优选地，所述电源稳压电路包括：正稳压芯片LM2941S，用于稳压并实现+2.5V、+5V、+6V电压的输出；负稳压芯片LM2991S，用于稳压并实现-6V电压的输出。优选地，所述继电器切换选择输出电路具有两路输出，每路输出上分别连接一个所述峰值保持器PH300，每个峰值保持器PH300分别通过一个所述A/D转换电路与所述FPGA电路相连接。优选地，所述FPGA电路接收所述数字信号，计算所述数字信号与所述预设峰值的误差值，当所述误差值≤2mv时，判断为高质量芯片，否则判断为低质量芯片，并将判断结果发送给上位机进行显示。本专利技术的实施例还提供一种用于筛选峰值保持器PH300的方法，包括步骤：接收一正弦波信号，并利用峰值保持器PH300对所述正弦波信号进行峰值保持后输出一个模拟信号；将所述模拟信号进行模数转换后得到一数字信号；接收所述数字信号，并与所述正弦波信号的预设峰值进行比较，计算其误差值，并将误差值与参考值进行比较，输出比较结果。优选地，当所述误差值≤参考值时，判断所述峰值保持器PH300为高质量芯片，并输出判断结果；当所述误差值＞参考值时，判断所述峰值保持器PH300为高质量芯片，并输出判断结果。优选地，所述接收一正弦波信号，并利用峰值保持器PH300对所述正弦波信号进行峰值保持后输出一个模拟信号的步骤具体包括：接收一正弦波信号，控制该正弦波信号分时发送给两个峰值保持器PH300，每个峰值保持器PH300对所述正弦波进行峰值保持后分别输出一个模拟信号。优选地，所述参考值为2mv。本专利技术的技术方案与现有技术相比，有益效果在于：通过对将峰值保持器PH300与继电器切换输出电路、A/D转换电路、FPGA电路、RS-422电路及电源电路封装在一块电路板上，同时峰值保持器PH300将一正弦波进行峰值保持后将其转化为数字信号，并通过比较数字信号并与正弦波信号的预设峰值的误差值，根据误差值的大小实现对峰值保持器PH300的性能检测及质量等级的评价。附图说明图1为本专利技术一种实施例的用于筛选峰值保持器PH300的信号处理系统的电路结构框图；图2为本专利技术一种实施例的用于筛选峰值保持器PH300的方法流程图；图中，10-信号发生器；20-继电器切换选择输出电路；30-峰值保持器PH300；40-A/D转换电路；50-FPGA电路；60-RS-422通信电路；70-上位机；80-电源稳压电路。具体实施方式下面结合附图对本专利技术的具体实施方式作进一步说明。如图1所示，本专利技术的实施例提供了一种用于筛选峰值保持器PH300的信号处理系统，包括：信号发生器10，所述信号发生器10用于输出一正弦波信号，根据对信号发生器10的内部参数进行调整可以实现不同参数的正弦波信号的输出，比如控制信号发生器10输出一低电平为0V，峰值为4V，频率为10kHz的正弦波信号。继电器切换选择输出电路20，输入端与所述信号发生器10相连接，所述继电器切换选择输出电路20具有多路输出，每路输出上分别连接一个峰值保持器PH30030；通过控制所述继电器切换选择输出电路20可以分时对每路输出上峰值保持器PH30030输送所述正弦波信号。具体操作方式为：分时控制继电器切换选择输出电路20内的继电器的闭合或关断，从而实现其中一路输出以完成对每路输出上的峰值保持器PH30030分时控制，比如每隔预设时间T就切换一路输出。多个A/D转换电路40，每个A/D转换电路40用于连接一个峰值保持器PH30030，用于采集所述对应峰值保持器PH300的输出信号，并将峰值保持器PH300输出的模拟信号转换为数字信号；FPGA电路50，接收所述数字信号并与信号发生器10预设峰值进行比较，并输出比较结果；上位机70，通过一RS-422通信电路60与所述FPGA电路50相连接，用于接收并显示FPGA电路50的输出结果；电源电路，用于给所述继电器切换选择输出电路20、A/D转换电路40、峰值保持器PH30030、FPGA电路50及RS-422通信电路60供电；其中，所述FPGA电路50还用于根据上位机70的控制指令控制继电器切换选择输出电路20中的继电器进行分时切换；所述继电器切换选择输出电路20、峰值保持器PH30030、A/D转换电路40、FPGA电路50、RS-422通信电路60及电源电路封装在一块电路板上。结合图1所示，最大的虚线框中的电路元器件封装在一块电路板上。本实本文档来自技高网...

【技术保护点】
一种用于筛选峰值保持器PH300的信号处理系统，其特征在于，所述系统包括：信号发生器，用于输出一正弦波信号；继电器切换选择输出电路，输入端与所述信号发生器相连接，所述继电器切换选择输出电路具有多路输出，每路输出上分别连接一个峰值保持器PH300；多个A/D转换电路，每个A/D转换电路用于连接一个峰值保持器PH300，用于采集所述对应峰值保持器PH300的输出信号，并将峰值保持器PH300输出的模拟信号转换为数字信号；FPGA电路，接收所述数字信号并与信号发生器预设峰值进行比较，并输出比较结果；上位机，通过一RS‑422通信电路与所述FPGA电路相连接，用于接收并显示FPGA电路的输出结果；电源电路，用于给所述继电器切换选择输出电路、A/D转换电路、峰值保持器PH300、FPGA电路及RS‑422通信电路供电；其中，所述FPGA还用于根据上位机的控制指令控制继电器切换选择输出电路中的继电器进行分时切换；所述继电器切换选择输出电路、峰值保持器PH300、A/D转换电路、FPGA电路、RS‑422通信电路及电源电路封装在一块电路板上。

【技术特征摘要】
1.一种用于筛选峰值保持器PH300的信号处理系统，其特征在于，所述系统包括：信号发生器，用于输出一正弦波信号；继电器切换选择输出电路，输入端与所述信号发生器相连接，所述继电器切换选择输出电路具有多路输出，每路输出上分别连接一个峰值保持器PH300；多个A/D转换电路，每个A/D转换电路用于连接一个峰值保持器PH300，用于采集所述对应峰值保持器PH300的输出信号，并将峰值保持器PH300输出的模拟信号转换为数字信号；FPGA电路，接收所述数字信号并与信号发生器预设峰值进行比较，并输出比较结果；上位机，通过一RS-422通信电路与所述FPGA电路相连接，用于接收并显示FPGA电路的输出结果；电源电路，用于给所述继电器切换选择输出电路、A/D转换电路、峰值保持器PH300、FPGA电路及RS-422通信电路供电；其中，所述FPGA还用于根据上位机的控制指令控制继电器切换选择输出电路中的继电器进行分时切换；所述继电器切换选择输出电路、峰值保持器PH300、A/D转换电路、FPGA电路、RS-422通信电路及电源电路封装在一块电路板上。2.根据权利要求1所述的用于筛选峰值保持器PH300的信号处理系统，其特征在于，所述电路板上，用于封装峰值保持器PH300的位置设有DIP16双排插座，所述峰值保持器PH300通过DIP16双排插座装配在所述电路板上。3.根据权利要求1所述的用于筛选峰值保持器PH300的信号处理系统，其特征在于，所述电源电路包括：电源稳压电路，用于将接收到的外部供电电源的电压稳压后输出多种电压分别提供给所述继电器切换选择输出电路、A/D转换电路、峰值保持器PH300、FPGA电路及RS-422通信电路；其中，所述多种电压分别为+2.5V、+5V、+6V和-6V。4.根据权利要求3所述的用于筛选峰值保持器PH300的信号处理系统，其特征在于，所述电源稳压电路包括...

【专利技术属性】
技术研发人员：吕宝林，佟首峰，王德江，
申请(专利权)人：中国科学院长春光学精密机械与物理研究所，
类型：发明
国别省市：吉林;22