一种保护环数量的测试方法及装置制造方法及图纸

一种保护环数量的测试方法及装置，所述保护环置于PMOS及NMOS之间，所述保护环包括X个P型有源区及Y个N型有源区，X、Y均为自然数，所述方法包括：确定介于所述PMOS及所述NMOS之间的中间区域范围；在所述中间区域范围内，获取与介于所述P型有源区与所述N型有源区之间的区域对应的虚拟层；计算所述虚拟层的数量，作为所述保护环的数量。采用上述方案可以降低保护环数量测试的复杂度及测试时间。

【技术实现步骤摘要】

本专利技术涉及半导体
，尤其涉及一种保护环数量的测试方法及装置。
技术介绍
闩锁效应(latch-up)是半导体器件失效的主要原因之一，闩锁效应是由NMOS的有源区、P衬底、N阱、PMOS的有源区构成的n-p-n-p结构产生的，当n-p-n-p结构中其中任意一个三极管正偏时，就会构成正反馈形成闩锁。在闩锁情况下，器件在电源与地之间形成短路，造成大电流、电过载(ElectricalOverStress，EOS)和电子元器件的损坏。为了避免闩锁效应，一般在PMOS及NMOS之间放置保护环(Guardring)，具体是将保护环中的P型有源区(P+)环绕NMOS并接地，将N型有源区(N+)环绕PMOS并接高电平。在器件制造之前的测试验证阶段，为了确定目标制造完成的器件与设计阶段所确定的保护环的数量一致，需要检测所述半导体器件中保护环的数量。目前，可以使用如下方法来检测保护环的数量：首先确定PMOS及NMOS之间的中间区域，进而从所述中间区域中检测非P型有源区且非N型有源区的区域，并得到与所述非P型有源区且非N型有源区的区域对应的虚拟层，接着判断所述虚拟层是否介于所述P型有源区及N型有源区之间，最后计算所述介于所述P型有源区及N型有源区之间的虚拟层的数量，作为所述保护环的数量。但是，使用上述测试方法确定保护环的数量，计算复杂度高，运算时间长。
技术实现思路
本专利技术解决的问题是如何降低保护环数量测试的复杂程度及运算时间。为解决上述问题，本专利技术提供一种保护环数量的测试方法，所述保护环置于PMOS及NMOS之间，所述保护环包括X个P型有源区及Y个N型有源区，X、Y均为自然数，所述方法包括：确定介于所述PMOS及所述NMOS之间的中间区域范围；在所述中间区域范围内，获取与介于所述P型有源区与所述N型有源区之间的区域对应的虚拟层；计算所述虚拟层的数量，作为所述保护环的数量。可选地，所述在所述中间区域范围内，获取与介于所述P型有源区与所述N型有源区之间的区域对应的虚拟层，包括：获取介于所述P型有源区与所述N型有源区之间的区域；生成与介于所述P型有源区与所述N型有源区之间的区域对应的虚拟层。可选地，所述确定介于所述PMOS及所述NMOS之间的中间区域范围，包括：确定所述PMOS的器件沟道区域及其对应的四个顶点坐标；确定所述NMOS的器件沟道区域及其对应的四个顶点坐标；将所述PMOS的器件沟道区域与所述NMOS的器件沟道区域正对的、且距离最短的两边上的四个顶点坐标所确定的区域，作为介于所述PMOS及所述NMOS之间的中间区域范围。可选地，所述PMOS的器件沟道区域与所述NMOS的器件沟道区域正对的、且距离最短的两边的距离≤50微米。可选地，所述获取介于所述P型有源区与所述N型有源区之间的区域，包括：确定所述P型有源区；确定所述N型有源区；在所述中间区域范围内，将任意相邻的所述P型有源区与所述N型有源区之间的矩形区域，作为所述介于所述P型有源区与所述N型有源区之间的区域。可选地，所述相邻的P型有源区与所述N型有源区之间距离≤50微米。可选地，连续n个相同类型的有源区计为一个所述保护环，n＞1。本专利技术一实施例提供了一种保护环数量的测试装置，所述保护环置于PMOS及NMOS之间，所述保护环包括X个P型有源区及Y个N型有源区，X、Y均为自然数，所述装置包括：中间区域确定单元，适于确定介于所述PMOS及所述NMOS之间的中间区域范围；虚拟层获取单元，适于在所述中间区域范围内，获取与介于所述P型有源区与所述N型有源区之间的区域对应的虚拟层；计算单元，适于计算所述虚拟层的数量，作为所述保护环的数量。可选地，所述虚拟层获取单元，包括：区域获取子单元，适于获取介于所述P型有源区与所述N型有源区之间的区域；虚拟层生成子单元，适于生成与介于所述P型有源区与所述N型有源区之间的区域对应的虚拟层。可选地，所述中间区域确定单元，包括：第一区域确定子单元，适于确定所述PMOS的器件沟道区域及其对应的四个顶点坐标；第二区域确定子单元，适于确定所述NMOS的器件沟道区域及其对应的四个顶点坐标；中间区域确定子单元，适于将所述PMOS的器件沟道区域与所述NMOS的器件沟道区域正对的、且距离最短的两边上的四个顶点坐标所确定的区域，作为介于所述PMOS及所述NMOS之间的中间区域范围。可选地，所述PMOS的器件沟道区域与所述NMOS的器件沟道区域正对的、且距离最短的两边的距离≤50微米。可选地，所述区域获取子单元，包括：第一区域确定模块，适于确定所述P型有源区；第二区域确定模块，适于确定所述N型有源区；第三区域确定模块，适于在所述中间区域范围内，将任意相邻的所述P型有源区与所述N型有源区之间的矩形区域，作为所述介于所述P型有源区与所述N型有源区之间的区域。可选地，所述相邻的P型有源区与所述N型有源区之间距离≤50微米。可选地，连续n个相同类型的有源区计为一个所述保护环，n＞1。与现有技术相比，本专利技术的技术方案具有以下优点：通过直接确定介于所述P型有源区与所述N型有源区之间的中间区域，在所述中间区域中，获取与介于所述P型有源区与所述N型有源区之间的区域对应的虚拟层，确定所述虚拟层的数量，作为所述保护环的数量，无须确定所有非P型有源区且非N型有源区的区域，也无须判断所述区域是否介于P型有源区及N型有源区之间，因而可以减少测试步骤，故可以降低保护环测试的复杂程度及测试时间。附图说明图1是现有技术中的一种保护环数量的测试方法的示意图；图2是本专利技术实施例中的另一种保护环数量的测试方法的流程示意图；图3是本专利技术实施例中的一种保护环数量的测试方法的示意图；图4是本专利技术实施例中的另一种保护环数量的测试装置的结构示意图。具体实施方式为了避免闩锁效应，一般在PMOS及NMOS之间放置保护环(Guardring)，具体是将保护环中的P型有源区(P+)环绕NMOS并接地，将N型有源区(N+)环绕PMOS并接高电平。在半导体器件制造之前的测试验证阶段，为了确定目标制造完成的器件与设计阶段所确定的保护环的数量一致，需要检测所述半导体器件中保护环的数量。目前，可以使用如下方法来检测保护环的数量：首先确定PMOS及NMOS之间的中间区域，进而从所述中间区域中检测非P型有源区且非N型有源区的区域，并得到与所述非P型有源区且非N型有源区的区域对应的虚拟层，...

【技术保护点】
一种保护环数量的测试方法，其特征在于，所述保护环置于PMOS及NMOS之间，所述保护环包括X个P型有源区及Y个N型有源区，X、Y均为自然数，所述方法包括：确定介于所述PMOS及所述NMOS之间的中间区域范围；在所述中间区域范围内，获取与介于所述P型有源区与所述N型有源区之间的区域对应的虚拟层；计算所述虚拟层的数量，作为所述保护环的数量。

【技术特征摘要】
1.一种保护环数量的测试方法，其特征在于，所述保护环置于PMOS及NMOS
之间，所述保护环包括X个P型有源区及Y个N型有源区，X、Y均为自
然数，所述方法包括：
确定介于所述PMOS及所述NMOS之间的中间区域范围；
在所述中间区域范围内，获取与介于所述P型有源区与所述N型有源区之
间的区域对应的虚拟层；
计算所述虚拟层的数量，作为所述保护环的数量。
2.根据权利要求1所述的保护环数量的测试方法，其特征在于，所述在所述
中间区域范围内，获取与介于所述P型有源区与所述N型有源区之间的区
域对应的虚拟层，包括：
获取介于所述P型有源区与所述N型有源区之间的区域；
生成与介于所述P型有源区与所述N型有源区之间的区域对应的虚拟层。
3.根据权利要求2所述的保护环数量的测试方法，其特征在于，所述确定介
于所述PMOS及所述NMOS之间的中间区域范围，包括：
确定所述PMOS的器件沟道区域及其对应的四个顶点坐标；
确定所述NMOS的器件沟道区域及其对应的四个顶点坐标；
将所述PMOS的器件沟道区域与所述NMOS的器件沟道区域正对的、且距
离最短的两边上的四个顶点坐标所确定的区域，作为介于所述PMOS及所
述NMOS之间的中间区域范围。
4.根据权利要求3所述的保护环数量的测试方法，其特征在于，所述PMOS
的器件沟道区域与所述NMOS的器件沟道区域正对的、且距离最短的两边
的距离≤50微米。
5.根据权利要求2所述的保护环数量的测试方法，其特征在于，所述获取介
于所述P型有源区与所述N型有源区之间的区域，包括：
确定所述P型有源区；
确定所述N型有源区；
在所述中间区域范围内，将任意相邻的所述P型有源区与所述N型有源区
之间的矩形区域，作为所述介于所述P型有源区与所述N型有源区之间的
区域。
6.根据权利要求5所述的保护环数量的测试方法，其特征在于，所述相邻的
P型有源区与所述N型有源区之间距离≤50微米。
7.根据权利要求1所述的保护环数量的测试方法，其特征在于，连续n个相
同类型的有源区计做一个所述保护环，n＞1。
8.一种保护环数量的测试装置，其特征在于，所述保护环置于PMOS及NM...

【专利技术属性】
技术研发人员：曹云，林晓帆，于明，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31