一种JFET管制造技术

本发明专利技术涉及半导体技术领域，特别涉及一种JFET管，P型衬底；N型注入区；P型注入区；P型重掺杂区；N型重掺杂的漏区和源区；所述漏区与所述P型注入区之间的第一场氧化层；所述源区与所述P型注入区之间的第二场氧化层，所述第一场氧化层下的N型注入区上部形成P型掺杂区，所述P型掺杂区靠近P型注入区一侧与栅极电性相连，构成第二JFET结构，所述第二JFET结构的夹断电压高于本征JFET结构，本发明专利技术JFET管，其耐压性能有效提高。

【技术实现步骤摘要】

本专利技术涉及半导体
，特别涉及一种JFET管。技术背景随着半导体科技的快速演进，使得例如电脑及其周边数字产品等也日益地更新。电脑及其周边数字产品的应用集成电路半导体工艺快速发展,为能否提供高品质数字产品的重要因素。结型场效应管(JFET)是最常见的半导体器件之一，包括N沟道结型场效应管和P沟道结型场效应管，在实践应用中，常用的是N沟道JFET。结型场效应管由于器件尺寸小，具有优于MOSFET的优点，有助于半导体器件进一步朝向高密度、小型化的方向发展。传统的结型场效应管是通过PN结耐压，提高耐压的方式主要依靠降低结的浓度，但是当今制程下，耐压程度仍然有限，无法做成耐高压的结型场效应管，而且降低结的浓度易引起器件电流太小、稳定性差等问题。
技术实现思路
本专利技术的目的是提供一种JFET管，其耐压性能有效提高。为实现上述目的，本专利技术采用以下技术方案：一种JFET管，包括：P型衬底，所述P型衬底作为背栅；在所述P型衬底的上表层中形成N型注入区；在所述N型注入区的上表层中形成的P型注入区，所述P型注入区作为正栅；在所述P型注入区的上表层中形成的P型重掺杂区；在所述N型注入区上表层的两端形成的N型重掺杂的漏区和源区，正栅靠近所述源区；所述漏区与所述P型注入区之间的N型注入区上形成的第一场氧化层；所述源区与所述P型注入区之间的N型注入区上形成的第二场氧化层，所述第一场氧化层下的N型注入区上部形成P型掺杂区，所述P型掺杂区靠近P型注入区一侧与栅极电性相连，构成第二JFET结构，所述第二JFET结构的夹断电压高于本征JFET结构。可选的，所述整个P型掺杂区与第一场氧化层接触。可选的，所述P型掺杂区呈“L”型，靠近所述P型注入区一侧与所述第一场氧化层接触，且与栅极电性相连。可选的，所述P型掺杂区与第一场氧化层之间的N型注入区靠近漏区侧与漏极电性相连。可选的，部分所述第一场氧化层上以及与之相连的部分P型注入区上形成第一多晶硅层。可选的，所述P型掺杂区通过第一多晶硅层与栅极电性相连。可选的，部分所述第一场氧化层上以及与之相连的部分漏区上形成第二多晶硅层。可选的，所述P型掺杂区与第一场氧化层之间的N型注入区通过第二多晶硅层与漏极电性相连。可选的，所述N型注入区分为第一N型注入区和第二N型注入区，第二N型注入区形成在P型掺杂区与P型注入区之间的第一N型注入区上表层中，且所述第二N型注入区多子浓度低于第一N型注入区。可选的，所述第二N型注入区深度大于P型掺杂区同时小于P型注入区。相对于现有技术，本专利技术具有以下有益效果：本专利技术JFET管所述第一场氧化层下的N型注入区上部形成P型掺杂区，所述P型掺杂区与栅极电性相连，构成第二JFET结构，JFET管工作时，栅极加负压，P型掺杂区与下面的N型注入区形成的PN结反偏，PN结耗尽加强，增加漏区侧N型注入区的抗压能力；所述第二JFET结构的夹断电压高于本征JFET结构，使得JFET管不受第二JFET结构影响正常工作。附图说明图1为本专利技术第一实施例JFET剖面结构示意图；图2为本专利技术第二实施例JFET剖面结构示意图；图3为本专利技术第三实施例JFET剖面结构示意图。具体实施方式为了更好地理解本专利技术，下面结合附图以及实施例对本专利技术作进一步介绍，实施例仅限于解释本专利技术，并不对本专利技术构成任何限定。第一实施例如图1所示，本实施例JFET管，包括：P型衬底100，所述P型衬底100作为背栅；在所述P型衬底100的上表层中形成N型注入区200；在所述N型注入区200的上表层中形成的P型注入区300，所述P型注入区300作为正栅；在所述P型注入区300的上表层中形成的P型重掺杂区310；在所述N型注入区200上表层的两端形成的N型重掺杂的漏区210和源区220，正栅靠近所述源区220；所述漏区210与所述P型注入区300之间的N型注入区200上形成的第一场氧化层410；所述源区220与所述P型注入区300之间的N型注入区200上形成的第二场氧化层420，所述第一场氧化层410下的N型注入区200上部形成P型掺杂区500，所述P型掺杂区500靠近P型注入区300一侧与栅极电性相连，构成第二JFET结构，所述第二JFET结构的夹断电压高于本征JFET结构。本实施例整个P型掺杂区500与第一场氧化层410接触，JFET管工作时，栅极加负压，P型掺杂区500与下面的N型注入区200形成的PN结反偏，PN结耗尽加强，增加漏区210侧N型注入区200的抗压能力；所述第二JFET结构的夹断电压高于P型注入区300、N型注入区200以及P型衬底构成的本征JFET结构，使得JFET管不受第二JFET结构影响正常工作；漏区210正电压逐步增强时，本征JFET结构先夹断，漏电流不再随着漏区220电压增加而增加，之后第二JFET结构夹断，进一步增强漏区210侧N型注入区200的抗压能力。第二实施例如图2所示，本实施例与第一实施例不同的是，所述P型掺杂区500呈“L”型，靠近所述P型注入区300一侧与所述第一场氧化层410接触，且与栅极电性相连，P型掺杂区500两侧均与N型注入区形成PN结耗尽，使得相同体积的P型掺杂区500，达到的抗压效果更好，或者达到相同抗压效果时所需的P型掺杂区500的体积更小，节省成本；本实施例P型掺杂区500与第一场氧化层410之间的N型注入区200靠近漏区210侧与漏极电性相连，使得P型掺杂区500与第一场氧化层410之间的N型注入区200形成的PN结反向偏置，耗尽加强，抗压能力加强；本实施例，部分所述第一场氧化层410上以及与之相连的部分P型注入区300上形成第一多晶硅层610，第一多晶硅层610使得P型注入区300电场均匀分布，增加耐压，且所述P型掺杂区500可通过第一多晶硅层610实现与栅极电性相连；同理，部分所述第一场氧化层410上以及与之相连的部分漏区210上形成第二多晶硅层620，使得漏区300电场均匀分布，增加耐压，且所述P型掺杂区500与第一场氧化层410之间的N型注入区200可通过第二多晶硅层620实现与漏极电性相连。第三实施例如图3所示，本实施例相对于第一实施例，所述N型注入区200分为第一N型注入区201和第二N型注入区202，第二N型注入区202形成在P型掺杂区500与P型注入区300之间的第一N型注入区201上表层中，且所述第二N型注入区202多子浓度低于第一N型注入区201，增加N型注入区200表层抗电压能力，所述第二N型注入区202深度大于P型掺杂区500同时小于P型注入区300，增强P型掺杂区500耗尽抗电压能力，同时减小对沟道区载流子浓度的影响，进而减小对导通电流的影响。本文档来自技高网...

【技术保护点】
一种JFET管，包括：P型衬底，所述P型衬底作为背栅；在所述P型衬底的上表层中形成N型注入区；在所述N型注入区的上表层中形成的P型注入区，所述P型注入区作为正栅；在所述P型注入区的上表层中形成的P型重掺杂区；在所述N型注入区上表层的两端形成的N型重掺杂的漏区和源区，正栅靠近所述源区；所述漏区与所述P型注入区之间的N型注入区上形成的第一场氧化层；所述源区与所述P型注入区之间的N型注入区上形成的第二场氧化层，其特征在于：所述第一场氧化层下的N型注入区上部形成P型掺杂区，所述P型掺杂区靠近P型注入区一侧与栅极电性相连，构成第二JFET结构，所述第二JFET结构的夹断电压高于本征JFET结构。

【技术特征摘要】
1.一种JFET管，包括：P型衬底，所述P型衬底作为背栅；在所述P型衬底的上表层中形成N型注入区；在所述N型注入区的上表层中形成的P型注入区，所述P型注入区作为正栅；在所述P型注入区的上表层中形成的P型重掺杂区；在所述N型注入区上表层的两端形成的N型重掺杂的漏区和源区，正栅靠近所述源区；所述漏区与所述P型注入区之间的N型注入区上形成的第一场氧化层；所述源区与所述P型注入区之间的N型注入区上形成的第二场氧化层，其特征在于：所述第一场氧化层下的N型注入区上部形成P型掺杂区，所述P型掺杂区靠近P型注入区一侧与栅极电性相连，构成第二JFET结构，所述第二JFET结构的夹断电压高于本征JFET结构。2.根据权利要求1所述的JFET管，其特征在于：所述整个P型掺杂区与第一场氧化层接触。3.根据权利要求1所述的JFET管，其特征在于：所述P型掺杂区呈“L”型，靠近所述P型注入区一侧与所述第一场氧化层接触，且与栅极电性相连。4.根据权利要求3所述的JFET管，其特征在于：所述P型掺杂区与第一场氧化层之间...

【专利技术属性】
技术研发人员：李风浪，李舒歆，
申请(专利权)人：东莞市联洲知识产权运营管理有限公司，
类型：发明
国别省市：广东;44