结型场效应晶体管及其制作方法技术

本发明专利技术提供一种结型场效应晶体管及其制作方法，包括：半导体衬底、介电层、沟道层、栅极及源漏区，其中所述介电层、沟道层及栅极由下至上依次堆叠于所述半导体衬底上；所述源漏区位于所述介电层、沟道层及栅极两侧的所述半导体衬底上。所述结型场效应晶体管中不包括底栅，只包括一个栅极，解决了制作常规结型场效应晶体管时离子注入的难题；使用二氧化硅介电层替代底栅，不仅提高所述结型场效应晶体管的调节性能，而且使得栅电流比较大，使得器件具有更高的性能；所述结型场效应晶体管的制作方法更加简单、容易精确控制，可以进一步提高器件的良率。

【技术实现步骤摘要】

本专利技术属于半导体器件及制造领域，特别是涉及一种结型场效应晶体管及其制作方法。
技术介绍
随着半导体技术的不断发展，使得例如电脑以及周边数字产品日益更新。在电脑及周边数字产品的应用集成电路(IC)中，由于半导体工艺的快速发展，造成集成电路电源的更多样化需求，升压器(Boostconverter)、降压器(Buckconverter)等各种不同组合的电压调节器被用来实现各种集成电路的不同电源需求，也成为能否提供各种多样化数字产品的重要因素之一。。在各种电压调节电路中，结型场效应晶体管(JunctionFieldEffectTransistor，JFET)由于具有极为方便的电压调节性能，成为前级电压调节器的优良选择。与金属-氧化物层-半导体场效应管相比，结型场效应晶体管的栅电流比较大，但是比双极性晶体管小。同时，结型场效应晶体管的跨导比金属-氧化物层-半导体场效应管高，因此被用于一些低噪声、高输入阻抗的运算放大器中。。现有的一种结型场效应晶体管如图1所示，所述结型场效应晶体管包括：半导体衬底11，由下至上依次堆叠于所述半导体衬底上的底栅12、沟道层13及顶栅14，以及位于所述底栅12、沟道层13及顶栅14两侧的所述半导体衬底11上的源区15及漏区16。该结型场效应晶体管的工作原理就是通过电压改变沟道层的导电性来实现对输出电流的控制。在该结型场效应晶体管中，所述顶栅14与所述底栅12相互隔离，又所述顶栅14与所述底栅12均通过离子注入的方法形成，因此在制备过程中需要非常精确地控制离子注入以及扩散的问题，特别是在形成所述底栅12的过程中更加复杂、难以控制。虽然结型场效应晶体管由于其优良的性能得到广泛应用，但是由于在形成所述底栅12的过程中，离子注入以及扩散很难控制，使得器件性能和良率降低。因此，需要对目前结型场效应晶体管及其制作方法进行改进，以解决上述问题。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种结型场效应晶体管及其制作方法，用于解决现有技术中由于栅极中底栅的存在而导致的器件性能和良率降低问题。为实现上述目的及其他相关目的，本专利技术提供一种结型场效应晶体管，所述结型场效应晶体管包括：半导体衬底、介电层、沟道层、栅极及源漏区，其中所述介电层、沟道层及栅极由下至上依次堆叠于所述半导体衬底上；所述源漏区位于所述介电层、沟道层及栅极两侧的所述半导体衬底上。作为本专利技术的结型场效应晶体管的一种优选方案，所述介电层为二氧化硅层。作为本专利技术的结型场效应晶体管的一种优选方案，所述沟道层及所述源漏区具有相同类型的离子掺杂，且与所述栅极具有不同类型的离子掺杂。作为本专利技术的结型场效应晶体管的一种优选方案，所述源漏区的上表面与所述栅极的上表面平齐。本专利技术还提供一种结型场效应晶体管的制作方法，包括步骤：提供半导体衬底，在所述半导体衬底上形成牺牲层；在所述牺牲层上形成第一半导体材料层，并对所述第一半导体材料层进行离子注入；在所述第一半导体材料层上形成第二半导体材料层，并对所述第二半导体材料层进行离子注入；在所述第二半导体材料层上形成硬掩膜层；图形化所述牺牲层、第一半导体材料层、第二半导体材料层及硬掩膜层；去除所述牺牲层；将得到的上述结构进行热氧化处理，以在所述半导体衬底表面及图形化的所述第一半导体材料层、第二半导体材料层两侧表面形成氧化物层；去除部分所述氧化物层，仅保留位于所述第一半导体材料层与所述半导体衬底之间的所述氧化物层；在所述半导体衬底上形成第三半导体材料层，并对所述第三半导体材料层进行离子注入以形成源漏区；去除所述硬掩膜层。作为本专利技术的结型场效应晶体管的制作方法的一种优选方案，所述牺牲层为SiGe层。作为本专利技术的结型场效应晶体管的制作方法的一种优选方案，所述第一半导体材料层、第二半导体材料层及第三半导体材料层均为多晶硅层。作为本专利技术的结型场效应晶体管的制作方法的一种优选方案，所述硬掩膜层为SiO2/SiN层。作为本专利技术的结型场效应晶体管的制作方法的一种优选方案，对所述第一半导体材料层进行离子注入的离子类型与对所述第三半导体材料层进行离子注入的离子类型相同，且与对所述第二半导体材料层进行离子注入的离子类型不同。作为本专利技术的结型场效应晶体管的制作方法的一种优选方案，采用选择刻蚀工艺去除所述牺牲层。如上所述，本专利技术提供一种结型场效应晶体管及其制作方法，具有以下有益效果：所述结型场效应晶体管中不包括底栅，只包括一个栅极，解决了制作常规结型场效应晶体管时离子注入的难题；使用二氧化硅介电层替代底栅，不仅提高所述结型场效应晶体管的调节性能，而且使得栅电流比较大，使得器件具有更高的性能；所述结型场效应晶体管的制作方法更加简单、容易精确控制，可以进一步提高器件的良率。附图说明图1显示为现有技术中的的结型场效应晶体管的结构示意图。图2显示为本专利技术的结型场效应晶体管的结构示意图。图3至图4显示为本专利技术的结型场效应晶体管的工作原理示意图。图5显示为本专利技术结型场效应晶体管的制作方法的流程示意图。图6至图15显示为本专利技术的结型场效应晶体管的制作方法在各步骤中所呈现的结构示意图。元件标号说明11半导体衬底12底栅13沟道层14顶栅15源区16漏区21半导体衬底22介电层23沟道层24栅极25源区26漏区27耗尽层31牺牲层32第一半导体材料层33第二半导体材料层34硬掩膜层35氧化物层36第三半导体材料层具体实施方式以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。请参阅图2至图15。需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。请参阅图2，本实施例提供一种结型场效应晶体管，所述结型场效应晶体管包括：半导体衬底21、介电层22、沟道层23、栅极及源漏区，其中所述介电层22、沟道层23及栅极24由下至上依次堆叠于所述半导体衬底21上；所述源漏区位于所述介电层22、沟道层23及栅极24两侧的所述半导体衬底21上。作为示例，所述半导体衬底21可以为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)中的一种。作为示例，所述介电层22为氧化物层，具体的，可以为二氧化硅层或氮氧化硅层，优选地，本实施例中，所述介电层22为二氧化硅层。作为示例，所述源漏区包括位于所述介电层22、沟道层23及栅极24一侧的源极25及位于所述介电层22、沟道层23及栅极24另一侧的漏极26。所述沟道层23及所述源漏区具有相同类型的离子掺杂，且与所述栅极24具有不同类型的离子掺杂。作为示例，所述源漏区的上表面与所述栅极24的上表面平齐。请参阅图3至图4，所述结型场效应晶体管的工作原理为：当所述结型场效应晶体管处于平衡状态时，即所述源极25本文档来自技高网...

【技术保护点】
一种结型场效应晶体管，其特征在于，所述结型场效应晶体管包括：半导体衬底、介电层、沟道层、栅极及源漏区，其中所述介电层、沟道层及栅极由下至上依次堆叠于所述半导体衬底上；所述源漏区位于所述介电层、沟道层及栅极两侧的所述半导体衬底上。

【技术特征摘要】
1.一种结型场效应晶体管，其特征在于，所述结型场效应晶体管包括：半导体衬底、介电层、沟道层、栅极及源漏区，其中所述介电层、沟道层及栅极由下至上依次堆叠于所述半导体衬底上；所述源漏区位于所述介电层、沟道层及栅极两侧的所述半导体衬底上。2.根据权利要求1所述的结型场效应晶体管，其特征在于：所述介电层为二氧化硅层。3.根据权利要求1所述的结型场效应晶体管，其特征在于：所述沟道层及所述源漏区具有相同类型的离子掺杂，且与所述栅极具有不同类型的离子掺杂。4.根据权利要求1所述的结型场效应晶体管，其特征在于：所述源漏区的上表面与所述栅极的上表面平齐。5.一种结型场效应晶体管的制作方法，其特征在于，包括步骤：提供半导体衬底，在所述半导体衬底上形成牺牲层；在所述牺牲层上形成第一半导体材料层，并对所述第一半导体材料层进行离子注入；在所述第一半导体材料层上形成第二半导体材料层，并对所述第二半导体材料层进行离子注入；在所述第二半导体材料层上形成硬掩膜层；图形化所述牺牲层、第一半导体材料层、第二半导体材料层及硬掩膜层；去除所述牺牲层；将得到的上述结构...

【专利技术属性】
技术研发人员：刘金华，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31