嵌入式封装装置制造方法及图纸

一种嵌入式封装装置，包括导线架、第一半导体元件、第二半导体元件、无源元件以及第一介电层。导线架形成有沉孔。第一半导体元件及第二半导体元件设置于导线架上，并透过导线架相互电性连接。第二半导体元件与第一半导体元件具有不同厚度，且第一半导体元件或第二半导体元件设置于导线架的沉孔内，使得第二半导体元件及第一半导体元件的上表面具有相同高度。无源元件设置于导线架上。第一介电层形成于导线架上，且覆盖第一半导体元件、第二半导体元件及无源元件。

【技术实现步骤摘要】

本专利技术关于一种嵌入式封装装置；特别关于一种嵌入式封装装置，包括至少两个具有不同厚度的电子元件。
技术介绍
嵌入式电子封装技术(embeddedelectronicpackagingtechnologies)可降低装置的尺寸及成本，且对于各式电子产品皆具有高整合能力，因此发展相当快速。然而，对现有的嵌入式封装技术而言，封装多个具有不同厚度的电子元件仍为一挑战。举例来说，为了覆盖及电性隔离该些具有不同厚度的电子元件，需要提供具有较大厚度的介电层(dielectriclayer)，如此将妨碍嵌入式封装装置的微型化。此外，由于该些电子元件具有不同厚度，因而亦导致嵌入式封装装置的内部线路层(internalwiringlayer)的制作变得复杂。再者，传统嵌入式封装装置的热量逸散能力亦不佳。
技术实现思路
有鉴于前述现有问题点，本专利技术一实施例中提供一种嵌入式封装装置，包括一导线架、一第一半导体元件、一第二半导体元件、一无源元件、一第一介电层、多个第一导电柱以及一第一导电膜。第一半导体元件设置于导线架上。第二半导体元件设置于导线架上，且电性连接第一半导体元件。无源元件设置于导线架上，且电性连接第一半导体元件及第二半导体元件。第一介电层形成于导线架上，且覆盖第一半导体元件、第二半导体元件及无源元件。多个第一导电柱形成于第一介电层中。第一导电膜形成于第一介电层上，且透过该些第一导电柱电性连接第二半导体元件及导线架的至少其中之一。其中，第一半导体元件及第二半导体元件的至少其中之一以覆晶方式安装于导线架上。本专利技术另一实施例中提供一种嵌入式封装装置，包括一导线架、一第一半导体元件、一第二半导体元件、一无源元件以及一第一介电层。导线架形成有一沉孔。第一半导体元件设置于导线架上。第二半导体元件设置于导线架上，且透过导线架电性连接第一半导体元件。其中，第二半导体元件及第一半导体元件具有不同厚度，且第一半导体元件或第二半导体元件设置于导线架的沉孔内，使得第二半导体元件及第一半导体元件的上表面具有相同高度。无源元件设置于导线架上。第一介电层形成于导线架上，且覆盖第一半导体元件、第二半导体元件及无源元件。本专利技术另一实施例中提供一种嵌入式封装装置，包括一导线架、一高电压开关、一低电压开关、一无源元件、一第一介电层、多个第一导电柱以及一第一导电膜。导线架具有一第一部分、一第二部分、一第三部分及一第四部分。高电压开关设置于导线架上，且具有与导线架的第一部分电性连接的一第一漏极接垫、与导线架的第二部分电性连接的一第一栅极接垫及与导线架的第三部分电性连接的一第一源极接垫。低电压开关设置于导线架上，且具有与导线架的第三部分电性连接的一第二漏极接垫、与导线架的第四部分电性连接的一第二栅极接垫及与导线架的第二部分电性连接的一第二源极接垫。无源元件设置于导线架上，且具有与导线架的第二部分电性连接的一第一端子及与导线架的第三部分电性连接的一第二端子。第一介电层形成于导线架上，且覆盖高电压开关、低电压开关及无源元件。多个第一导电柱形成于第一介电层中。第一导电膜形成于第一介电层上，且透过该些第一导电柱电性连接低电压开关及导线架。为让本专利技术的上述和其它目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附附图，作详细说明如下。附图说明图1表示根据本专利技术一实施例的嵌入式封装装置的爆炸图。图2表示图1中的导线架、第一半导体元件、第二半导体元件及无源元件的放大图。图3表示图1中的第一介电层及多个第一导电柱形成于导线架上的示意图。图4表示图3于另一视角的示意图。图5表示图1中的第一导电膜形成于第一介电层上的示意图。图6表示一级联开关电路(cascadeswitchcircuit)的电路图，该级联开关电路包括第一半导体元件、第二半导体元件及无源元件。图7表示图1中的第二介电层及多个第二导电柱形成于第一介电层及第一导电膜上的示意图。图8表示图1中的嵌入式封装装置组装后的示意图。【符号说明】10～导线架；11～第一部分；12～第二部分；13～第三部分；14～第四部分；15～第五部分；16～沉孔；16A～下表面；21～第一半导体元件；21S～第一源极接垫；21D～第一漏极接垫；21G～第一栅极接垫；22～第二半导体元件；22S～第二源极接垫；22G～第二栅极接垫；23～无源元件；23A～第一端子；23B～第二端子；30～第一介电层；40～第一导电柱；50～第一导电膜；51～第一部分；52～第二部分；53～第三部分；60～第二介电层；70～第二导电柱；80～第二导电膜；D1～漏极端子；D2～漏极端子；F1～上表面；F2～下表面；F3～下表面；F4～上表面/第一表面；F5～下表面/第二表面；G1～栅极端子；G2～栅极端子；P～介面材料；S1～源极端子；S2～源极端子；VDD～电压。具体实施方式参见图1，根据本专利技术一实施例的嵌入式封装装置主要包括一导电架10、一第一半导体元件21、一第二半导体元件22、一无源元件23、一第一介电层30、多个第一导电柱40、一第一导电膜50、一第二介电层60、多个第二导电柱70以及一第二导电膜80。其中，本实施的嵌入式封装装置尤其可被应用在一功率(power)相关的产品，例如变压器或电源供应器。此外，第二半导体元件22及第一半导体元件21与无源元件23具有不同厚度。于本实施例中，第一半导体元件21及无源元件23的厚度相近，而第二半导体元件22的厚度相对小于第一半导体元件21及无源元件23。参见图1及图2，导电架10具有多个图案化及分开的部分。于本实施例中，导电架10由金属材质构成，且具有一第一部分11、一第二部分12、一第三部分13、一第四部分14及一第五部分15。值得一提的是，导电架10形成有两个沉孔(counterbores)16，其中每一个沉孔16的下表面16A低于导电架10的上表面F1。第二半导体元件22设置于导电架10的上表面F1上，且第一半导体元件21及无源元件23设置于导电架10的该些沉孔16内。如此一来，可使得第二半导体元件22及第一半导体元件21与无源元件23的上表本文档来自技高网...

【技术保护点】
一种嵌入式封装装置，包括：一导线架；一第一半导体元件，设置于该导线架上；一第二半导体元件，设置于该导线架上，且电性连接该第一半导体元件；一无源元件，设置于该导线架上，且电性连接该第一半导体元件及该第二半导体元件；一第一介电层，形成于该导线架上，且覆盖该第一半导体元件、该第二半导体元件及该无源元件；多个第一导电柱，形成于该第一介电层中；以及一第一导电膜，形成于该第一介电层上，且透过该些第一导电柱电性连接该第二半导体元件及该导线架的至少其中之一；其中，该第一半导体元件及该第二半导体元件的至少其中之一以覆晶方式安装于该导线架上。

【技术特征摘要】
2014.10.16 US 14/516,1691.一种嵌入式封装装置，包括：
一导线架；
一第一半导体元件，设置于该导线架上；
一第二半导体元件，设置于该导线架上，且电性连接该第一半导体元件；
一无源元件，设置于该导线架上，且电性连接该第一半导体元件及该第二
半导体元件；
一第一介电层，形成于该导线架上，且覆盖该第一半导体元件、该第二半
导体元件及该无源元件；
多个第一导电柱，形成于该第一介电层中；以及
一第一导电膜，形成于该第一介电层上，且透过该些第一导电柱电性连接
该第二半导体元件及该导线架的至少其中之一；
其中，该第一半导体元件及该第二半导体元件的至少其中之一以覆晶方式
安装于该导线架上。
2.如权利要求1所述的嵌入式封装装置，还包括：
一第二介电层，形成于该第一介电层上，且覆盖该第一导电膜；
多个第二导电柱，形成于该第二介电层中，且电性连接该些第一导电柱的
一部分；以及
一第二导电膜，形成于该第二介电层上，且透过该些第二导电柱及该些第
一导电柱的该部分电性连接该第一半导体元件。
3.如权利要求1所述的嵌入式封装装置，其中该第一半导体元件为具有
一第一源极接垫、一第一漏极接垫及一第一栅极接垫的一高电压开关，该第二
半导体元件为具有一第二源极接垫、一第二漏极接垫及一第二栅极接垫的一低
电压开关。
4.如权利要求3所述的嵌入式封装装置，其中该高电压开关具有多个并联
的高电压晶体管，且每一个高电压晶体管具有与该第一源极接垫电性连接的一
第一源极、与该第一漏极接垫电性连接的一第一漏极及与该第一栅极接垫电性
连接的一第一栅极，其中该低电压开关具有多个并联的低电压晶体管，且每一
个低电压晶体管具有与该第二源极接垫电性连接的一第二源极、与该第二漏极

\t接垫电性连接的一第二漏极及与该第二栅极接垫电性连接的一第二栅极。
5.如权利要求3所述的嵌入式封装装置，其中该导线架具有一第一部分、
一第二部分、一第三部分及一第四部分，该导线架的该第一部分电性连接该第
一漏极接垫，该导线架的该第二部分电性连接该第一栅极接垫及该第二源极接
垫，该导线架的该第三部分电性连接该第一源极接垫及该第二漏极接垫，且该
导线架的该第四部分电性连接该第二栅极接垫。
6.如权利要求5所述的嵌入式封装装置，其中该第一导电膜具有一第一部
分及一第二部分，该第一导电膜的该第一部分电性连接该第二栅极接垫，且该
第一导电膜的该第二部分电性连接该第二源极接垫。
7.如权利要求6所述的嵌入式封装装置，其中该第一导电膜还具有一第三
部分，且该第一导电膜的该第三部分电性连接该第二源极接垫。
8.如权利要求4所述的嵌入式封装装置，其中该高电压开关为一横向型元
件，且该些高电压晶体管为含氮的高电子移动率晶体管。
9.如权利要求4所述的嵌入式封装装置，其中该低电压开关为具有相对的
一第一表面及一第二表面的一纵向型元件，该第二漏极接垫设置于邻近于该导
线架的该第二表面上，且该第二源极接垫及该第二栅极接垫设置于该第一表面
上。
10.如权利要求3所述的嵌入式封装装置，其中该无源元件具有一第一端
子及一第二端子，该第一端子电性连接该第二漏极接垫及该第一源极接垫，且
该...

【专利技术属性】
技术研发人员：李芃昕，蔡欣昌，李嘉炎，
申请(专利权)人：台达电子工业股份有限公司，
类型：发明
国别省市：中国台湾;71