具有不同电学特性的不对称结构构型的MOSFET器件制造技术

本发明专利技术的各个实施例涉及具有引入不同电学特性的不对称结构构型的MOSFET器件。带有不同电学特性的第一和第二晶体管由具有第一类型掺杂物的衬底支撑。该第一晶体管包括：在该衬底之内具有该第一类型掺杂物的阱区、在该阱区之内具有第二类型掺杂物的第一本体区以及在该第一本体区之内并且从该阱区横向地偏移了第一沟道的第一源极区。该第二晶体管包括在该半导体衬底层之内具有该第二类型掺杂物的第二本体区以及在该第二本体区之内并且从该衬底的材料横向地偏移了第二沟道的第二源极区，该第二沟道具有的长度大于该第一沟道的长度。栅极区在该第一本体区和该第二本体区的多个部分之上延伸以分别用于该第一沟道和该第二沟道。

【技术实现步骤摘要】

本专利技术涉及金属氧化物半导体(MOS)类型场效应晶体管(FET)器件，并且具体地涉及提供由于不对称结构构型而具有不同电学特性的MOSFET。
技术介绍
本领域技术人员认识到在单个集成电路衬底上提供MOSFET器件的需要，其中那些MOSFET器件呈现不同的电学特性(例如，零温度系数、导通电阻(Rdson)、阈值电压(Vth)、跨导(gfs)等)。这种需要可能例如在提供竖直MOSFET晶体管的上下文中出现。本领域已知的解决方案可以利用用于注入的掺杂浓度、栅极氧化物的不同厚度、本体区的不同形状、源极区的不同尺寸等以对设定不同的电学特性起作用。然而用于形成不同电学特性的MOSFET器件的现有技术的解决方案被理解为需要昂贵且复杂的制造工艺。在本领域中需要更便宜且更简单的制造工艺。
技术实现思路
在实施例中，一种集成电路包括：具有在第一掺杂浓度水平的第一导电类型掺杂物的半导体衬底层，该衬底层包括第一区和第二区；在该半导体衬底层中的阱区，该阱区具有在高于该第一掺杂浓度水平的第二掺杂浓度水平的该第一导电类型掺杂物，所述阱区位于该第一区中但不位于该第二区中；在该第一区处的该阱区中的第一本体区，该第一本体区具有第二导电类型掺杂物；在该第二区处的该半导体衬底层中的第二本体区；在该第一本体区中的第一源极区，该第一源极区从该阱区横向地偏移了具有第一长度的第一沟道；在该第二本体区中的第二源极区，该第二源极区从该半导体衬底层的材料横向地偏移了第二沟道，该第二沟道具有大于该第一长度的第二长度；以及在该第一沟道和该第二沟道之上均延伸的栅极区。在实施例中，一种用于在具有在第一掺杂浓度水平的第一导电类型掺杂物的半导体衬底层中制造晶体管的方法，该衬底层包括第一区和第二区，该方法包括：形成在该第一区和该第二区之上延伸的栅极区；在该半导体衬底层的该第一区中但不在该第二区中注入第一导电类型掺杂物以形成阱注入物；在该第一区中的该阱注入物中并且在该第二区中的该半导体衬底层中注入第二导电类型掺杂物以在该第一区中形成第一本体注入物并且在该第二区中形成第二本体注入物；进行退火以活化和扩散该第一导电类型掺杂物和该第二导电类型掺杂物，从而在该半导体衬底层中由具有高于该第一掺杂浓度水平的第二掺杂浓度水平的该阱注入物来形成阱区、在该阱区中由该第一本体注入物来形成第一本体区并且在该半导体衬底层中由该第二本体注入物来形成第二本体区；将第一导电类型掺杂物注入在该阱区中以形成第一源极注入物并且注入在该第二本体区中以形成第二源极注入物；并且进行退火以活化和扩散该第一源极注入物和该第二源极注入物的该第一导电类型掺杂物，从而形成第一源极区和第二源极区。在实施例中，一种集成电路包括：具有在第一掺杂浓度水平的第一导电类型掺杂物的半导体衬底层，该衬底层包括第一区和第二区；在该第一区之内的第一晶体管和在该第二区之内的第二晶体管，该第一晶体管具有带有第一值的电学特性，该第二晶体管带有具有与该第一值不同的第二值的所述电学特性。该第一晶体管包括：与该半导体衬底层相接触的阱区，该阱区具有在高于该第一掺杂浓度水平的第二掺杂浓度水平的该第一导电类型掺杂物；在该阱区之内并且与其相接触的第一本体区，该第一本体区具有第二导电类型掺杂物；在该第一本体区之内并且与其相接触的第一源极区，该第一源极区从该阱区横向地偏移了具有第一长度的第一沟道；以及在该第一沟道之上延伸的第一栅极区。该第二晶体管包括：在该半导体衬底层之内并且与其相接触的第二本体区，该第二本体区具有该第二导电类型掺杂物；在该第二本体区之内并且与其相接触的第二源极区，该第二源极区从该半导体衬底层的材料横向地偏移了第二沟道，该第二沟道具有大于该第一长度的第二长度；以及在该第二沟道之上延伸的第二栅极区。在实施例中，一种用于在具有在第一掺杂浓度水平的第一导电类型掺杂物的半导体衬底层中制造集成电路的方法，该衬底层包括第一区和第二区，该方法包括：形成在该半导体衬底层的该第一区之内并且与其相接触的阱区，所述阱区具有在高于该第一掺杂浓度水平的第二掺杂浓度水平的该第一导电类型掺杂物；形成在该阱区之内并且与其相接触的第一本体区，该第一本体区具有第二导电类型掺杂物；在该第二区处形成在该半导体衬底层之内并且与其相接触的第二本体区，该第二本体区也具有该第二导电类型掺杂物；在从该阱区横向地偏移了具有第一长度的第一沟道区的位置处形成在该第一本体区之内并且与其相接触的第一源极区；在从该半导体衬底层的材料横向地偏移了第二沟道的位置处形成在该第二本体区之内并且与其相接触的第二源极区，该第二沟道具有大于该第一长度的第二长度；并且形成在该第一沟道区和该第二沟道区两者之上延伸的栅极区。附图说明为了更好地理解实施例，现在将仅以示例方式参考附图，在附图中：图1至图12展示了用于制造具有电学特性的不同值的多个竖直MOSFET器件的多个工艺步骤；图13至图14绘出了使用图10至图12的工艺制造的不对称晶体管的电学特性；图15是带有不对称晶体管的集成电路的示意图；并且图16是用于不对称晶体管的具有条带构型的衬底的掺杂区的平面图。将注意到的是，在本文中所描述的示图无需按比例呈示。具体实施方式图1展示了半导体衬底层10。层10可以例如包括硅并且可以例如用第一导电类型掺杂物例如n型掺杂物以5×1014原子/cm3的掺杂浓度来轻掺杂。衬底层10可以例如包括体半导体衬底。替代性地，衬底层10可以包括一层多层衬底构型。衬底10可以包括外延层。层10可以具有15微米的厚度。衬底层10包括第一区12和第二区14，该第一区被提供用于形成具有第一组电学特性的第一竖直MOSFET器件(图11，参考号12T)，该第二区被提供用于形成具有第二组电学特性的竖直MOSFET器件(图11，参考号14T)。区12和14彼此邻近。更进一步地，邻近区12和14可以以相互交叉的方式穿过该衬底层交替地复制以支持具有不同阈值电压的多个相互交叉的竖直MOSFET的制造。在此上下文中，所讨论的电学特性包括零温度系数、导通电阻(Rdson)、阈值电压(Vth)、跨导(gfs)中的一项或多项，使得所制造的该第一晶体管和第二晶体管关于所述电学特性中的至少一项呈现不同的值。图2专注于衬底层10的仅两个邻近区12和14。掩模16包括例如氧化物层(例如氧化硅)16o和被沉积在层10的顶表面上的氮化物层(例如氮化硅)16n。使用公知的光刻图案化技术，掩模16被图案化以分别限定用于区12和14的开口18和20，这些开口穿过氮化物层16n延伸并且停止在氧化物层16o处或该氧化物层中。开口18和20可以例如包括延伸进入和离开该示图的页面的多个条带开口。替代性地，开口18和20可以包括多个几何单元，例如以阵列图案安排的六边形。这种用于竖直MOSFET器件的图案对于本领域技术人员而言是已知的。遮蔽层22被沉积在掩模16上并且被图案化，使得开口20被覆盖但是开口18被暴露。这在图3中示出。使用经图案化的遮蔽层22作为掩模，然后穿过开口18以具有5×1013原子/cm2的掺杂浓度的第一导电类型掺杂物例如n型掺杂物在50KeV进行注入26，以在区12之内的衬底10中形成重掺杂区30。该结果在图4中示出。然后去除经图案化的遮蔽层22本文档来自技高网...

【技术保护点】
一种集成电路，包括：半导体衬底层，所述半导体衬底层具有在第一掺杂浓度水平的第一导电类型掺杂物，所述衬底层包括第一区和第二区；在所述半导体衬底层中的阱区，所述阱区具有在高于所述第一掺杂浓度水平的第二掺杂浓度水平的所述第一导电类型掺杂物，所述阱区位于所述第一区中但不位于所述第二区中；在所述第一区处的所述阱区中的第一本体区，所述第一本体区具有第二导电类型掺杂物；在所述第二区处的所述半导体衬底层中的第二本体区，所述第二本体区也具有所述第二导电类型掺杂物；在所述第一本体区中的第一源极区，所述第一源极区从所述阱区横向地偏移了具有第一长度的第一沟道；在所述第二本体区中的第二源极区，所述第二源极区从所述半导体衬底层的材料横向地偏移了第二沟道，所述第二沟道具有大于所述第一长度的第二长度；以及在所述第一沟道和所述第二沟道两者之上延伸的栅极区。

【技术特征摘要】
2015.06.30 US 14/754,8121.一种集成电路，包括：半导体衬底层，所述半导体衬底层具有在第一掺杂浓度水平的第一导电类型掺杂物，所述衬底层包括第一区和第二区；在所述半导体衬底层中的阱区，所述阱区具有在高于所述第一掺杂浓度水平的第二掺杂浓度水平的所述第一导电类型掺杂物，所述阱区位于所述第一区中但不位于所述第二区中；在所述第一区处的所述阱区中的第一本体区，所述第一本体区具有第二导电类型掺杂物；在所述第二区处的所述半导体衬底层中的第二本体区，所述第二本体区也具有所述第二导电类型掺杂物；在所述第一本体区中的第一源极区，所述第一源极区从所述阱区横向地偏移了具有第一长度的第一沟道；在所述第二本体区中的第二源极区，所述第二源极区从所述半导体衬底层的材料横向地偏移了第二沟道，所述第二沟道具有大于所述第一长度的第二长度；以及在所述第一沟道和所述第二沟道两者之上延伸的栅极区。2.如权利要求1所述的集成电路，其中，所述第二长度超过所述第一长度达所述阱区的横向厚度。3.如权利要求1所述的集成电路，进一步包括：漏极金属，所述漏极金属与所述半导体衬底层相接触；源极金属，所述源极金属与所述第一源极区和所述第二源极区以及所述第一本体区和所述第二本体区相接触；以及栅极金属，所述栅极金属与所述栅极区相接触。4.如权利要求1所述的集成电路，其中，所述半导体衬底层是外
\t延层。5.如权利要求1所述的集成电路，其中，所述阱区、所述第一本体区和所述第二本体区以及所述多个源极区各自具有条带形状。6.如权利要求1所述的集成电路，其中，所述第一本体区和所述第一源极区与第一晶体管相关联，并且其中，所述第二本体区和所述第二源极区与第二晶体管相关联，并且其中，所述第一晶体管和所述第二晶体管具有不同的电学特性。7.如权利要求6所述的集成电路，其中，不同的电学特性选自由以下各项组成的组：零温度系数、导通电阻、阈值电压和跨导。8.一种用于在半导体衬底层中制造晶体管的方法，所述半导体衬底层具有在第一掺杂浓度水平的第一导电类型掺杂物，所述衬底层包括第一区和第二区，所述方法包括：形成在所述第一区和所述第二区之上延伸的栅极区；在所述半导体衬底层的所述第一区中但不在所述第二区中注入第一导电类型掺杂物以形成阱注入物；在所述第一区中的所述阱注入物中并且在所述第二区中的所述半导体衬底层中注入第二导电类型掺杂物以在所述第一区中形成第一本体注入物并且在所述第二区中形成第二本体注入物；进行退火以活化并扩散所述第一导电类型掺杂物和所述第二导电类型掺杂物，从而在所述半导体衬底层中由具有高于所述第一掺杂浓度水平的第二掺杂浓度水平的所述阱注入物来形成阱区、在所述阱区中由所述第一本体注入物来形成第一本体区并且在所述半导体衬底层中由所述第二本体注入物来形成第二本体区；将第一导电类型掺杂物注入在所述阱区中以形成第一源极注入物并且注入在所述第二本体区中以形成第二源极注入物；并且进行退火以活化并扩散所述第一源极注入物和所述第二源极注入物的所述第一导电类型掺杂物，从而形成第一源极区和第二源极区。9.如权利要求8所述的方法，其中，在所述阱注入物中并且在所述半导体衬底层中注入第二导电类型掺杂物以形成所述第一本体注入物和所述第二本体注入物包括将所述栅极区用作注入掩模。10.如权利要求8所述的方法，进一步包括：在所述半导体衬底层上形成硬掩模，所述硬掩模包括氧化物层和氮化物层；开出穿过在所述第一区中的所述氮化物层的第一开口；并且开出穿过在所述第二区中的所述氮化物层的第二开口。11.如权利要求10所述的方法，其中，将所述第一导电类型掺杂物注入在所述第一区中以形成所述阱注入物包括穿过所述第一开口但不穿过所述第二开口来注入。12.如权利要求10所述的方法，其中，形成所述栅极区包括：在所述第一开口和所述第二开口中将多晶硅层共形地沉积在所述氮化物层和所述氧化物层之上；并且在所述第一开口和所述第二开口之内的所述多晶硅层中形成多个第三开口。13.如权利要求12所述的方法，其中，在所述阱注入物中并且在所述半导体衬底层中注入第二导电类型掺杂物以形成所述第一本体注入物和所述第二本体注入物包括穿过在所述多晶硅层中的所述多个第三开口来注入。14.如权利要求13所述的方法，进一步包括：在所述多个第三开口中的每个第三开口中都形成源极注入掩模；并且其中，在所述阱区中并且在所述第二本体区中注入所述第一导电类型掺杂物以形成所述第一源极注入物和所...

【专利技术属性】
技术研发人员：J·C·普里蒂斯库奇，R·希尔德布兰特，
申请(专利权)人：意法半导体公司，
类型：发明
国别省市：美国;US