一种两级比较器制造技术

一种两级比较器电路，属于模拟集成电路技术领域。包括：由第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第一PMOS管(MP1)、第二PMOS管(MP2)、第三PMOS管(MP3)和第四PMOS管(MP4)组成的输入级；以及由第四NMOS管(MN4)、第五NMOS管(MN5)、第六NMOS管(MN6)、第七NMOS管(MN7)、第八NMOS管(MN8)、第九NMOS管(MN9)、第五PMOS管(MP5)、第六PMOS管(MP6)、第七PMOS管(MP7)和第八PMOS管(MP8)组成的锁存级。通过对锁存级电路中节点X+和X‑的复位，降低了电路的失调和噪声；通过在输入级电路中加上一对交叉耦合的晶体管MP1和MP2，使比较器保持高速工作的特点。本发明专利技术比较器适用于高精度的系统电路里。

Two stage comparator

The utility model relates to a two level comparator circuit, which belongs to the technical field of analog integrated circuits. Including: the first NMOS (MN1), second NMOS (MN2), third NMOS (MN3), the first PMOS (MP1), second PMOS (MP2), third PMOS (MP3) and fourth PMOS (MP4) input stage composition; and by fourth NMOS (MN4) fifth, NMOS (MN5), Sixth NMOS (MN6), seventh NMOS (MN7), eighth NMOS (MN8), Ninth NMOS (MN9), fifth PMOS (MP5), sixth PMOS (MP6), seventh PMOS (MP7) and eighth PMOS (MP8). The latch stage. Through the reset on the latch circuit nodes in X+ and X, reduces the offset and noise circuit; by adding a pair of cross coupled input circuit of transistor MP1 and MP2, to keep the characteristics of high speed comparator. The comparator of the invention is suitable for the system circuit with high precision.

【技术实现步骤摘要】

本专利技术属于电子
，涉及模拟集成电路设计技术，具体涉及一种低噪声、低失调的高速比较器电路。
技术介绍
比较器是将一个模拟电压信号与一个基准电压相比较的电路。传统的双尾型比较器结构，如图1所示，一共由两级构成，分别是输入级和锁存级，其中输入级为第一级，锁存级为第二级。输入级的尾电流由时钟信号CLK控制，锁存级的尾电流由时钟信号的反相CLKB控制。当时钟信号CLK＝GND时，比较器进入复位阶段(RESET)。晶体管MP1和MP2将第一级的输出节点DI+和DI-拉高到电源电压VDD，这样晶体管MN6和MN7导通，所以比较器的输出节点OUTP和OUTN被拉低到地，完成复位。当CLK＝VDD时，晶体管MP1和MP2截止，而MN1和MP5导通，因此输入级将差分输入电压VINP-VINN放大并输出到DI+和DI-，然后锁存级通过正反馈进一步快速地将DI+和DI-之间的差放大，最终使OUTP和OUTN输出VDD或GND。这种传统的比较器结构简单，速度很快，但是有如下几点不足：1.要求时钟信号CLK和时钟信号的反相CLKB的时序必须非常精确；2.由于节点X在CLK＝GND的时候并没有被复位，本文档来自技高网...

【技术保护点】
一种两级比较器，包括输入级和锁存级，输入级由3个NMOS管和4个PMOS管构成，锁存级由6个NMOS管和4个PMOS管构成；输入级中第一NMOS管(MN1)、第三PMOS管(MP3)和第四PMOS管(MP4)的栅极接时钟信号(CLK)；第一NMOS管(MN1)的漏极接第二NMOS管(MN2)的源极和第三NMOS管(MN3)的源极；第二NMOS管(MN2)的栅极接输入信号(VINN)；第三NMOS管(MN3)的栅极接输入信号(VINP)；第二NMOS管(MN2)的漏极、第三PMOS管(MP3)的漏极、第一PMOS管(MP1)的漏极和第二PMOS管(MP2)的栅极接输入级的DI+输出端；第三NMO...

【技术特征摘要】
1.一种两级比较器，包括输入级和锁存级，输入级由3个NMOS管和4个PMOS管构成，锁存级由6个NMOS管和4个PMOS管构成；输入级中第一NMOS管(MN1)、第三PMOS管(MP3)和第四PMOS管(MP4)的栅极接时钟信号(CLK)；第一NMOS管(MN1)的漏极接第二NMOS管(MN2)的源极和第三NMOS管(MN3)的源极；第二NMOS管(MN2)的栅极接输入信号(VINN)；第三NMOS管(MN3)的栅极接输入信号(VINP)；第二NMOS管(MN2)的漏极、第三PMOS管(MP3)的漏极、第一PMOS管(MP1)的漏极和第二PMOS管(MP2)的栅极接输入级的DI+输出端；第三NMOS管(MN3)的漏极、第四PMOS管(MP4)的漏极、第二PMOS管(MP2)的漏极和第一PMOS管(MP1)的栅极接输入级的DI-输出端；第一PMOS管(MP1)、第二PMOS管(MP2)、第三PMOS管(MP3)、第四PMOS管(MP4)的源极接电源电压；第一NMOS管(MN1)的源极接地；锁存级中第六NMOS管(MN6)的栅极、第八NMOS管(MN8)的栅极和第...

【专利技术属性】
技术研发人员：唐鹤，印钰，高昂，何生生，车来晟，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51