用于在SOI衬底特别是FDSOI衬底上制造的晶体管之间局部隔离的方法以及对应的集成电路技术

集成电路，包括SOI类型的衬底(1)，包括位于埋设绝缘层(11)之上的半导体膜(12)，埋设绝缘层自身位于支撑衬底(10)之上，半导体膜(12)包括第一区域(Z1)，在半导体膜(12)的第一区域(Z1)之上的第一图案(21)形成了第一MOS晶体管的栅极区域和第一虚设栅极区域，半导体膜的第一区域(Z1)包括相互间隔开的两个畴域(d1，d2)，所述间隔(7)由至少一个绝缘材料(9)填充并且位于不具有绝缘沟槽的支撑衬底(11)的区域之上两个虚设栅极区域(240，241)之间。

【技术实现步骤摘要】

本专利技术的实施方式和实施例涉及集成电路，并且更特别地涉及制造在本领域人员已知为缩写“SOI”的绝缘体上硅类型的衬底上、特别是本领域技术人员已知缩写“FDSOI”的全耗尽绝缘体上硅类型的衬底上的例如相同导电类型的晶体管之间的电绝缘。
技术介绍
绝缘体上硅类型的衬底通常包括均匀厚度的例如硅或硅合金的半导体膜，位于通常称作缩写“BOX”(埋设氧化物)的埋设绝缘层上，埋设绝缘层自身位于例如半导体沉箱(caisson)的支撑衬底之上。在FDSOI技术中，通常非常薄(几个纳米厚)的半导体膜全耗尽，这确保了良好的静电控制。当前，为了在这些晶体管之间制造绝缘，在制造晶体管之前在衬底中并且更特别地在半导体膜中制造通常称作缩写“STI”(浅沟槽隔离)的浅沟槽，以便于在半导体膜中形成相互电绝缘、并旨在用于容纳通常相同导电类型的所述晶体管的至少两个畴域(domain)。然而，因为更特别地用于绝缘相同导电类型晶体管的有源区域(对应于半导体膜的所述畴域)之间的间距因为技术精细化而变得越来越小，通过光刻制造这些沟槽变得复杂。
技术实现思路
根据一个实施方式，提出了以完全不同方式、并且以与现有CMOS制造方法兼容的方式制造该绝缘。根据一个方面，提出了一种方法，包括在位于埋设绝缘层之上的半导体膜的第一区域的两个畴域之间制造电绝缘，埋设绝缘层自身位
于支撑衬底之上，所述两个畴域旨在用于支撑第一MOS晶体管(例如相同的P或N导电类型的晶体管)。根据该方面的一般特征，在形成第一晶体管的栅极区域之后执行所述绝缘的制造，并且包括：－在半导体膜的第一区域之上形成第一图案，第一图案形成所述栅极区域和第一虚设栅极区域；－向下局部刻蚀在两个第一虚设栅极区域之间的半导体膜的第一部分直至埋设绝缘层；－由至少一个绝缘材料(例如本领域技术人员已知缩写为表示“预金属介电质”的PMD的介电质)填充半导体膜的第一刻蚀部分以便于形成相互电绝缘的半导体膜的两个畴域。换言之，根据该方面，借由如下事实存在与现有技术的区别：无需伴随光刻约束而制造浅沟槽，并且在栅极制造之后通过简单的刻蚀而制造绝缘。根据第一实施方式，第一晶体管的源极和漏极区域的形成包括：－由至少一个绝缘层覆盖第一图案和半导体膜的第一区域；－除了所述至少一个绝缘层的覆盖所述半导体膜的第一部分的部分(随后将被刻蚀)之外，移除在第一图案之间的所述至少一个绝缘层；－除了由所述至少一个绝缘层所覆盖的所述半导体膜的第一部分之外，在所述第一图案之间的所述半导体膜的第一区域上第一外延第一半导体材料；－所述局部刻蚀包括所述至少一个绝缘层、所述半导体膜的第一部分的刻蚀，以及外延区域的部分刻蚀。在移除所述第一图案之间的所述至少一个绝缘层期间，由重叠在支托该第一部分的两个第一图案之上的树脂块体保护所述至少一个绝缘层的覆盖半导体膜的第一部分的部分。通过光刻制造该重叠的树脂块体因此比现有技术中用于制造浅沟槽的光刻步骤更少约束。方法可以进一步包括在与第一区域电绝缘的半导体膜的第二区域中和第二区域上制造第二导电类型的第二晶体管。根据一个实施方式，第二晶体管的制造包括，在半导体膜的第二区域之上形成第二图案，第二图案形成第二晶体管的栅极区域和第二虚设栅极区域；第二晶体管的源极和漏极区域的形成包括在所述第二图案之间的所述半导体膜的第二区域上第二半导体材料的第二外延，在第二外延期间由第一绝缘层保护半导体膜的位于两个第一图案之间的每个部分，在第一外延期间每个第二外延区域由第二绝缘层保护，所述半导体膜的第一部分(后续将被刻蚀)由两个绝缘层保护。半导体膜例如是硅或全耗尽硅合金的膜。根据一个方面，提出了一种集成电路，包括：－SOI类型的衬底，包括位于埋设绝缘层之上的半导体膜，埋设绝缘层自身位于支撑衬底之上，半导体膜包括第一区域；－第一图案，位于半导体膜的第一区域之上，形成了第一MOS晶体管的栅极区域和第一虚设栅极区域。半导体膜的第一区域包括相互间隔开的两个畴域，所述间隔由至少一个绝缘材料填充，并且位于两个虚设栅极区域之间并且位于支撑衬底的区域之上而不具有任何绝缘沟槽。根据一个实施例，集成电路包括至少一个第一金属化层，由一部分位于所述间隔中的绝缘区域而与半导体膜分隔。在一个实施例中，第一晶体管是相同第一导电类型的晶体管。半导体膜可以包括与第一区域电绝缘的第二区域，支撑第二导电类型的第二晶体管。有利地，半导体膜是硅或全耗尽硅合金的膜。附图说明通过研习非限定性的实施方式和实施例的详细说明以及附图将使得本专利技术的其他优点和特征变得明显，其中：－图1至图8示意性示出了本专利技术的实施方式和实施例。具体实施方式图1部分地示出了包括FDSOI类型的衬底1的半导体晶片，包括支撑衬底10、埋设绝缘层11和半导体膜12。半导体膜12可以包括硅或硅合金。传统地制造绝缘沟槽4，其将半导体膜分割为两个区域Z1和Z2。在第一区域Z1中，目的在于制造第一导电类型的晶体管，例如PMOS晶体管。在第二区域Z2中，目的在于制造第二导电类型的晶体管，例如NMOS晶体管。此外，目的例如在于在区域Z1中制造在两组PMOS晶体管之间的局部绝缘。在半导体膜上已经形成了氧化物层20之后，沉积栅极材料21的层作为固体晶片，其被传统地刻蚀以便于获得一组均匀间隔的图案21。这些图案的一些将形成晶体管的绝缘栅极区域，其他将形成虚设栅极区域。所述图案之间的均匀间隔促进了栅极材料层的光刻刻蚀。在制造所述图案之后，沉积例如氮化硅(SiN)的绝缘层22作为固体晶片，以便于覆盖图案21以及半导体膜12位于图案之间的部分。因此，如图2中所示，采用树脂掩模50覆盖所述第一区域Z1，树脂掩模在各向异性刻蚀的下一步骤期间将保护位于所述区域Z1中的所述绝缘层22。随后根据氮化物层(22)的传统方法执行所述绝缘层的各向异性刻蚀以便于剥离在第二区域Z2的图案之间的半导体膜12。接着，在已经移除树脂掩模50之后，在第二区域Z2的位于栅极区域21之间的区域上执行N类型材料的本质上传统和已知的第一外延，以便于制造所述NMOS晶体管的抬升源极和漏极区域61。应该在此注意，第一绝缘层22使其无法在区域Z1的图案之间外延材料。随后，如图3中所示，在整个晶片之上沉积例如氮化硅(SiN)的第二绝缘层23。将在两个虚设栅极区域240和241之间的子区域Z10中执行在PMOS晶体管之间局部绝缘的制造。为此，使用传统光刻以在子区域Z10中制造树脂块体51，其将保护绝缘层位于半导体膜12之上的部分220和230。此外，该树脂块体重叠在所述虚设栅极区域240和241之上；例如40纳米量级宽度L的该块体的制造从光刻角度看比在子区域Z10中绝缘沟槽的制造更少约束，因为宽度L大于该沟槽的宽度。除了该树脂块体之外，在区域Z2中也通过光刻制造第二树脂块体52。随后以传统和各向异性方式刻蚀第一和第二绝缘层22和23以便于在并未由所述树脂块体51和52所保护的区域中剥离半导体膜。接着移除所述树脂块体51和52，并且随后在第一区域Z1位于图案21之间的区域上执行P类型的第二传统外延，以便于形成PMOS晶体管的抬升源极和漏极区域62。然而，因为由绝缘层的部分220和230保护了半导体膜的子区域Z10，因此在该区域中将不存在外延。随后如图4中所示根据传统方法执行整个晶本文档来自技高网...

【技术保护点】
一种方法，包括，制造在位于埋设绝缘层(11)之上的半导体膜(12)的第一区域(Z1)的两个畴域(d1，d2)之间的电绝缘，所述埋设绝缘层自身位于支撑衬底(10)之上，所述两个畴域(d1，d2)旨在支撑第一MOS晶体管，其特征在于，在形成第一晶体管的栅极区域之后执行所述绝缘的制造，并且所述方法包括在半导体膜的第一区域之上形成第一图案(21)，所述第一图案(21)形成所述栅极区域和第一虚设栅极区域，局部刻蚀在两个第一虚设栅极区域(240，241)之间的所述半导体膜的第一部分向下直至所述埋设绝缘层(11)，以及由至少一种绝缘材料填充所述半导体膜的第一刻蚀部分(7)，以便于由此形成相互电绝缘的半导体膜的两个畴域(d1，d2)。

【技术特征摘要】
2015.05.29 FR 15548531.一种方法，包括，制造在位于埋设绝缘层(11)之上的半导体膜(12)的第一区域(Z1)的两个畴域(d1，d2)之间的电绝缘，所述埋设绝缘层自身位于支撑衬底(10)之上，所述两个畴域(d1，d2)旨在支撑第一MOS晶体管，其特征在于，在形成第一晶体管的栅极区域之后执行所述绝缘的制造，并且所述方法包括在半导体膜的第一区域之上形成第一图案(21)，所述第一图案(21)形成所述栅极区域和第一虚设栅极区域，局部刻蚀在两个第一虚设栅极区域(240，241)之间的所述半导体膜的第一部分向下直至所述埋设绝缘层(11)，以及由至少一种绝缘材料填充所述半导体膜的第一刻蚀部分(7)，以便于由此形成相互电绝缘的半导体膜的两个畴域(d1，d2)。2.根据权利要求1所述的方法，其中，所述第一晶体管的源极区域和漏极区域的形成包括，由至少一个绝缘层(22)覆盖所述第一图案(21)和所述半导体膜的所述第一区域(Z1)，除了所述至少一个绝缘层的覆盖所述半导体膜的所述第一部分(Z10)的部分之外，移除在所述第一图案(21)之间的所述至少一个绝缘层(22)，除了由至少一个绝缘层(22)覆盖的所述第一部分(Z10)之外，在所述第一图案(21)之间的半导体膜的所述第一区域(Z1)上进行第一半导体材料(62)的第一外延，以及所述局部刻蚀包括所述至少一个绝缘层(22)的刻蚀、半导体膜的所述第一部分(Z10)的刻蚀以及外延区域(62)的部分刻蚀。3.根据之前权利要求之一所述的方法，其中，在移除所述第一图案(21)之间的所述至少一个绝缘层(22)期间，由重叠在支托该第一部分(Z10)的两个第一图案(240，241)之上的树脂块体(51)保护覆盖所述半导体膜的所述第一部分(Z10)的所述至少一个绝缘层的所述部分。4.根据之前权利要求之一所述的方法，其中，所述第一MOS晶体管是相同的第一导电类型的晶体管。5.根据权利要求4所述的方法，进一步包括，在与所述第一区域电绝...

【专利技术属性】
技术研发人员：E·珀林，
申请(专利权)人：意法半导体克洛尔二公司，
类型：发明
国别省市：法国;FR