温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。
集成电路，包括SOI类型的衬底(1)，包括位于埋设绝缘层(11)之上的半导体膜(12)，埋设绝缘层自身位于支撑衬底(10)之上，半导体膜(12)包括第一区域(Z1)，在半导体膜(12)的第一区域(Z1)之上的第一图案(21)形成了第一MOS...该专利属于意法半导体（克洛尔2）公司所有，仅供学习研究参考，未经过意法半导体（克洛尔2）公司授权不得商用。
温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。
集成电路，包括SOI类型的衬底(1)，包括位于埋设绝缘层(11)之上的半导体膜(12)，埋设绝缘层自身位于支撑衬底(10)之上，半导体膜(12)包括第一区域(Z1)，在半导体膜(12)的第一区域(Z1)之上的第一图案(21)形成了第一MOS...