闪存的数据写入方法与其控制装置制造方法及图纸

本发明专利技术公开了一种闪存的数据写入方法与其控制装置，所述闪存包括有多个多层单元，其中每一个多层单元可用来储存多个位，所述方法包括有：分别对所述多个多层单元中的每一个多层单元储存一第一位；判断所述每一个多层单元是否都分别储存了所述第一位；以及当所述每一个多层单元都分别储存了所述第一位时，分别对所述每一个多层单元储存一第二位。本发明专利技术可大幅减少所述闪存内满载数据被抹去的次数，并增加所述闪存内未满载数据被抹去的次数，以提高所述闪存的写入速度和使用寿命。

【技术实现步骤摘要】

本专利技术涉及一闪存的数据写入方法与其控制装置，尤其涉及提高一闪存的使用寿命与操作速度的方法与其控制装置。
技术介绍
一般而言，当一闪存控制电路将一数据写入一闪存内的一个记忆单元时，所述闪存控制电路会先将之前储存在所述记忆单元内的数据抹去，接着才将所述数据写入所述记忆单元内。然而此一作法将会拖慢所述闪存的数据写入速度，因为所述闪存控制电路必须要花时间来将之前储存在所述记忆单元内的数据抹去。再者，一般而言，一闪存的使用寿命是受限于所述闪存的写入与抹去次数。若所述闪存的写入与抹去次数越高，则所述闪存的使用寿命就越低。总言之，若所述闪存的写入与抹去次数越少，则所述闪存的使用寿命就越高。因此，如何同时提高所述闪存的数据写入速度以及使用寿命已成为此领域所亟需解决的问题。
技术实现思路
因此，本专利技术所公开的方法与其控制装置主要是提高一闪存的使用寿命与操作速度。依据本专利技术的一第一实施例，其揭示了一种将数据写入一闪存的方法，其中所述闪存包括有多个多层单元，其中每一个多层单元可用来储存多个位，所述方法包括有：分别对所述多个多层单元中的每一个多层单元储存一第一位；判断所述每一个多层单元是否都分别储存了所述第一位；以及当所述每一个多层单元都分别储存了所述第一位时，分别对所述每一个多层单元储存一第二位。依据本专利技术的一第二实施例，其揭示了一种控制装置，其用来将数据写
入一闪存，其中所述闪存包括有多个多层单元，每一个多层单元可用来储存多个位。所述控制装置包括有一写入电路以及一判断电路。所述写入电路是用来分别对所述多个多层单元中的每一个多层单元储存一第一位。所述判断电路是用来判断所述每一个多层单元是否都分别储存了所述第一位，其中若所述判断电路判断出所述每一个多层单元都分别储存了所述第一位时，所述写入电路分别对所述每一个多层单元储存一第二位。依据以上的实施例，本专利技术可大幅减少所述闪存内满载数据被抹去的次数，并增加所述闪存内未满载数据被抹去的次数，以提高所述闪存的写入速度和使用寿命。附图说明图1是本专利技术一种控制装置的一实施例示意图。图2是本专利技术一多层单元的一实施例示意图。图3是本专利技术一种将数据写入一闪存的方法的一实施例流程图。图4是当本专利技术一闪存内的8192颗多层单元都被写入一个位的数据后的电荷分布的一实施例示意图。图5是当本专利技术一闪存内的8192颗多层单元都被写入两个位的数据后的电荷分布的一实施例示意图。图6是当本专利技术一闪存内的8192颗多层单元都被写入三个位的数据后的电荷分布的一实施例示意图。图7是本专利技术将三个位的数据写入一闪存内的每一个多层单元的准则的一实施例示意图。其中，附图标记说明如下：100 控制装置102 闪存104 写入电路106 判断电路108 设定电路110 读取电路102_1-102_n 闪存分页200 多层单元202 控制栅204 浮栅206 氧化层208 源极区域210 漏极区域212 P型基底300 方法302～324 步骤402～404、502～508、602～616 曲线具体实施方式在说明书及后续的权利要求当中使用了某些词汇来指称特定的组件。所属领域中具有通常知识者应可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及后续的权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明书及后续的权利要求当中所提及的「包括」是一开放式的用语，故应解释成「包括但不限定于」。此外，「耦接」一词在此是包括任何直接及间接的电气连接手段，因此，若文中描述一第一装置耦接于一第二装置，则代表所述第一装置可直接电气连接于所述第二装置，或者通过其他装置或连接手段间接地电气连接至所述第二装置。请参考图1。图1所示是依据本专利技术一种控制装置100的一实施例示意图。控制装置100是一闪存控制电路，因此图1另绘示出一闪存102。闪存102是包括有多个多层单元(multi-level cell)，其中每一个多层单元可用来储存多个位的数据。举例来说，闪存102可以是一闪存区块(Block)或一闪存分页(Page)。在本实施例中，图1所示的闪存102是一闪存区块，所述闪存区块是
包括有多个闪存分页102_1-102_n，其中多个闪存分页102_1-102_n是分别由多条字符线(Word line)WL_1-WL_n所控制。进一步而言，多个闪存分页102_1-102_n中的每一个闪存分页都会具有多个多层单元。例如，第一个闪存分页102_1中多个多层单元T1_1-T1_m的多个栅极(Gate)均耦接于第一条字符线WL_1，第二个闪存分页102_2中多个多层单元T2_1-T2_m的多个栅极均耦接于第二条字符线WL_2。此外，第n个闪存分页102_n中多个多层单元Tn_1-Tn_m的漏极(Drain)是本实施例闪存102的位线(Bit line)的输出，而第1个闪存分页102_1中多个多层单元T1_1-T1_m的源极(Source)是耦接于一特定电压，例如所述特定电压可以是一接地电压。请注意，本实施例所示的闪存102只是一个简化的闪存区块，在具体实施例中闪存102可能还包括有其他的控制电路来选择性地控制每一个位线的输出以及选择性地控制每一个源极的接地。由于所述电路并不是本专利技术的重点，因此在此不另赘述。此外，所述多个多层单元中的每一个多层单元可视为一颗金属氧化物半导体场效晶体管(MOSFET)，如图2所示。图2所示是依据本专利技术一多层单元200的一实施例示意图。多层单元200会包括有一控制栅202以及一浮栅(floating gate)204，其中控制栅202与浮栅204之间是由一氧化层206来区隔。为了方便叙述，本实施例的多层单元200是以一N型场效晶体管来加以实作，因此所述金属氧化物半导体场效晶体管的一源极区域208以及一漏极区域210都是N型区域，而源极区域208以及漏极区域210之间则是一P型基底(P-substrate)212。此外，为了更清楚描述本专利技术的精神所在，本实施例所述的多层单元是以三阶快闪记忆单元(TLC,Triple level cell)为例。然而，本专利技术并未以此为限，任何多阶的快闪记忆单元(MLC,Multi-level cell)均属于本专利技术的范畴所在。依据本专利技术的所述实施例，控制装置100包括有一写入电路104、一判断电路106、一设定电路108以及一读取电路110。写入电路104是用来分别对闪存102内的所述多个多层单元(即T1_1-T1_m,…,Tn_1-Tn_m)中的每一个多层单元储存一第一位本文档来自技高网...

【技术保护点】
一种闪存的数据写入方法，其特征在于，所述闪存包括有多个多层单元，其中每一个多层单元可用来储存多个位，所述方法包括有：分别对所述多个多层单元中的每一个多层单元储存一第一位；判断所述每一个多层单元是否都分别储存了所述第一位；以及当所述每一个多层单元都分别储存了所述第一位时，分别对所述每一个多层单元储存一第二位。

【技术特征摘要】
2014.11.21 TW 1031405451.一种闪存的数据写入方法，其特征在于，所述闪存包括有多个多层单元，其中每一个多层单元可用来储存多个位，所述方法包括有：分别对所述多个多层单元中的每一个多层单元储存一第一位；判断所述每一个多层单元是否都分别储存了所述第一位；以及当所述每一个多层单元都分别储存了所述第一位时，分别对所述每一个多层单元储存一第二位。2.如权利要求1所述的方法，其特征在于，对所述每一个多层单元而言，所述第一位是所述多层单元所储存的一最大有效位以及所述第二位是所述多层单元所储存的一最小有效位。3.如权利要求1所述的方法，其特征在于，对所述每一个多层单元而言，所述第一位是所述多层单元所储存的一最小有效位以及所述第二位是所述多层单元所储存的一最大有效位。4.如权利要求1所述的方法，其特征在于：还包括有：判断所述每一个多层单元是否都分别储存了所述第二位；以及当所述每一个多层单元都分别储存了所述第二位时，分别对所述每一个多层单元储存一第三位。5.如权利要求4所述的方法，其特征在于，对所述每一个多层单元而言，所述第一位是所述多层单元所储存的一最大有效位，所述第二位是所述多层单元所储存的一第二有效位，以及所述第三位是所述多层单元所储存的一最小有效位。6.如权利要求4所述的方法，其特征在于，对所述每一个多层单元而言，所述第一位是所述多层单元所储存的一最小有效位，所述第二位是所述多层单元所储存的一第二有效位，以及所述第三位是所述多层单元所储存的一
\t最大有效位。7.如权利要求4所述的方法，其特征在于，分别对所述多个多层单元中的所述每一个多层单元储存所述第一位的步骤包括有：针对所述每一个多层单元：判断要被写入所述多层单元的所述第一位的一数据极性；若所述数据极性为一第一极性，则不对所述多层单元的一浮栅注入一第一电荷量；若所述数据极性为一第二极性，则对所述多层单元的所述浮栅注入所述第一电荷量。8.如权利要求7所述的方法，其特征在于，所述第一极性是位1，而所述第二极性是位0；或所述第一极性是位0，而所述第二极性是位1。9.如权利要求7所述的方法，其特征在于，分别对所述每一个多层单元储存所述第二位的步骤包括有：针对所述每一个多层单元：判断要被写入所述多层单元的所述第二位的所述数据极性；若所述多层单元的所述第一位的所述数据极性为所述第一极性以及若所述多层单元的所述第二位的所述数据极性为所述第一极性，则不对所述多层单元的所述浮栅注入一第二电荷量；若所述多层单元的所述第一位的所述数据极性为所述第一极性以及若所述多层单元的所述第二位的所述数据极性为所述第二极性，则对所述多层单元的所述浮栅注入所述第二电荷量；若所述多层单元的所述第一位的所述数据极性为所述第二极性以及若所述多层单元的所述第二位的所述数据极性为所述第一极性，则不对所述多层单元的所述浮栅注入一第三电荷量；若所述多层单元的所述第一位的所述数据极性为所述第二极性以及若
\t所述多层单元的所述第二位的所述数据极性为所述第二极性，则对所述多层单元的所述浮栅注入所述第三电荷量。10.如权利要求9所述的方法，其特征在于，所述第二电荷量不同于所述第三电荷量。11.如权利要求9所述的方法，其特征在于，分别对所述每一个多层单元储存所述第三位的步骤包括有：针对所述每一个多层单元：判断要被写入所述多层单元的所述第三位的所述数据极性；若所述多层单元的所述第一位的所述数据极性为所述第一极性、若所述多层单元的所述第二位的所述数据极性为所述第一极性、以及若所述多层单元的所述第三位的所述数据极性为所述第一极性，则不对所述多层单元的所述浮栅注入一第四电荷量；若所述多层单元的所述第一位的所述数据极性为所述第一极性、若所述多层单元的所述第二位的所述数据极性为所述第一极性、以及若所述多层单元的所述第三位的所述数据极性为所述第二极性，则对所述多层单元的所述浮栅注入所述第四电荷量；若所述多层单元的所述第一位的所述数据极性为所述第一极性、若所述多层单元的所述第二位的所述数据极性为所述第二极性、以及若所述多层单元的所述第三位的所述数据极性为所述第一极性，则不对所述多层单元的所述浮栅注入一第五电荷量；若所述多层单元的所述第一位的所述数据极性为所述第一极性、若所述多层单元的所述第二位的所述数据极性为所述第二极性、以及若所述多层单元的所述第三位的所述数据极性为所述第二极性，则对所述多层单元的所述浮栅注入所述第五电荷量；若所述多层单元的所述第一位的所述数据极性为所述第二极性、若所述多层单元的所述第二位的所述数据极性为所述第一极性、以及若
\t所述多层单元的所述第三位的所述数据极性为所述第一极性，则不对所述多层单元的所述浮栅注入一第六电荷量；若所述多层单元的所述第一位的所述数据极性为所述第二极性、若所述多层单元的所述第二位的所述数据极性为所述第一极性、以及若所述多层单元的所述第三位的所述数据极性为所述第二极性，则对所述多层单元的所述浮栅注入所述第六电荷量；若所述多层单元的所述第一位的所述数据极性为所述第二极性、若所述多层单元的所述第二位的所述数据极性为所述第二极性、以及若所述多层单元的所述第三位的所述数据极性为所述第一极性，则不对所述多层单元的所述浮栅注入一第七电荷量；若所述多层单元的所述第一位的所述数据极性为所述第二极性、若所述多层单元的所述第二位的所述数据极性为所述第二极性、以及若所述多层单元的所述第三位的所述数据极性为所述第二极性，则对所述多层单元的所述浮栅注入所述第七电荷量。12.如权利要求11所述的方法，其特征在于，所述第四电荷量、所述第五电荷量、所述第六电荷量与所述第七电荷量互为不同的电荷量。13.一种控制装置，用来将数据写入一闪存，所述闪存包...

【专利技术属性】
技术研发人员：杨宗杰，
申请(专利权)人：慧荣科技股份有限公司，
类型：发明
国别省市：中国台湾;71