降低电压差的EEPROM的操作方法技术

本发明专利技术公开了一种降低电压差的EEPROM的操作方法，其在一半导体基板上设置有至少一晶体管结构，且晶体管结构具有第一导电闸极，本发明专利技术利用离子植入方式于第一导电闸极与源极和汲极交界处的半导体基板内或源极和汲极的离子掺杂区内进一步植入同型离子，以增加该区域内的离子浓度，以降低写入及擦除的电压差，并对应提出降低电压差的操作方法。本发明专利技术除了可以应用于单闸极晶体管结构之外，还可以应用于具有浮接闸极结构的EEPROM。

【技术实现步骤摘要】

本专利技术涉及一种EEPROM技术，特别是关于一种利用增加离子植入浓度的方式来降低电压差的EEPROM及其操作方法。
技术介绍
在计算机信息产品发达的今天，带电可擦可编程只读存储器(Electrically Erasable Programmable Read Only Memory，EEPROM)以及闪存(Flash)等非挥发性内存都是一种可以通过电子方式多次写入的半导体储存装置，只需特定电压来擦除内存内的数据，以便写入新的数据，且在电源关掉后数据并不会消失，所以被广泛使用于各式电子产品上。由于非挥发性内存为可程序化的，其利用储存电荷来改变内存中晶体管的闸极电压，或不储存电荷以留下原内存中的晶体管的闸极电压。擦除操作则是将储存在非挥发性内存中的电荷移除，使得非挥发性内存回到原内存中的晶体管的闸极电压。对于目前的非挥发内存，擦除时都需要高电压差，此将会造成面积的增加以及制作过程的复杂度增加。有鉴于此，本专利技术针对上述现有技术的缺失，特别提出一种低电流低电压差的EEPROM，以及此内存架构的操作方法。
技术实现思路
本专利技术的主要目的在于提供一种降低电压差的EEPROM及其操作方法，其利用增加离子植入浓度的方式来增加晶体管或是基板与闸极之间的电场，以降低擦除或写入的电压差，并可利用本专利技术提供的操作方法，同时达到对大量存储单元进行擦除及写入的目的。本专利技术的另一目的在于提供一种低电压差的EEPROM及其操作方法，其通过源极/汲极对闸极的电压差，或是通过基板/井对闸极的电压差，达到低电流的写入或擦除目的。为达到上述目的，本专利技术提出一种降低电压差的EEPROM，主要包括有一半导体基板，其上设置有至少一晶体管结构，此晶体管结构包括有一位于半导体基板表面的第一介电层，一设置于第一介电层上的第一导电闸极，以及至少两个第一离子掺杂区，该至少两个第一离子掺杂区分别位于半导体基板内且位于第一导电闸极的两侧，以分别作为源极和汲极；其中，本专利技术利用离子植入方式于第一导电闸极与源极和汲极交界处的半导体基板内或第一离子掺杂区内进一步植入同型离子，以增加离子浓度并降低写入及擦除的电压差。当然，除了上述单闸极晶体管结构之外，本专利技术亦适用于浮接闸极结构，因此除了前述晶体管结构之外，还包括一电容结构，该电容结构位于半导体基板表面且与此晶体管相隔离，此电容结构包含有一位于半导体基板内的第二离子掺杂区，一位于第二离子掺杂区表面的第二介电层，以及一迭设于第二介电层上的第二导电闸极，且第二导电闸极电性连接第一导电闸极，以作为单浮接闸极。承上，不管是单闸极晶体管结构还是浮接闸极结构，其中植入同型离子可增加半导体基板内或第一离子掺杂区内的离子浓度的至原有浓度的1至10倍。其中，本专利技术中的上述晶体管结构为N型晶体管时，第一离子掺杂区或第二离子掺杂区为N型掺杂区，且半导体基板为P型半导体基板或具有P型井的半导体基板。当上述晶体管结构为P型晶体管时，第一离子掺杂区或第二离子掺杂区为P型掺杂区，且半导体基板为N型半导体基板或具有N型井的半导体基板。在本专利技术的一实施例中，该晶体管结构为N型晶体管时，该第一离子掺杂区及该第二离子掺杂区为N型掺杂区，且该半导体基板为P型半导体基板或具有P型井的半导体基板；以及该晶体管结构为P型晶体管时，该第一离子掺杂区及该第二离子掺杂区为P型掺杂区，且该半导体基板为N型半导体基板或具有N型井的半导体基板。在本专利技术的一实施例中，该晶体管结构中的该第一介电层与该第二导电闸极的两个侧壁还设有间隔物。在本专利技术的一实施例中，于该第一导电闸极与该源极和汲极交界处的该第一离子掺杂区内再植入同型离子，并于该间隔物形成前先进行该离子植入，以增加该第一离子掺杂区的浓度。在本专利技术的一实施例中，该第一导电闸极由下而上还依序包括一浮接闸极、一控制介电层以及一控制闸极，该浮接闸极、该控制介电层以及该控制闸极分别迭设于该第一介电层上。在本专利技术的一实施例中，该第一离子掺杂区内再植入同型离子而增加其离子浓度的目的为施加电压差于该晶体管结构与该第一导电闸极，以进行写入或擦除。在本专利技术的一实施例中，该第一离子掺杂区内再植入同型离子而增加其离子浓度的目的为施加电压差于该晶体管结构与该单浮接闸极，以进行写入或擦除。在本专利技术的一实施例中，该半导体基板内再植入同型离子而增加其离子浓度的目的为施加电压差于该半导体基板与该第一导电闸极，以进行写入或擦除。在本专利技术的一实施例中，该半导体基板内再植入同型离子而增加其离子浓度的目的为施加电压差于该半导体基板与该单浮接闸极，以进行写入
或擦除。在本专利技术的一实施例中，该晶体管结构为金属氧化半场效晶体管。在本专利技术的一实施例中，该第一掺杂区还包含一轻掺杂汲极。不管是单闸极结构还是浮接闸极结构，由于增加离子浓度的区域不同以及晶体管的类型不同，对应有不同的操作方法。为达到上述目的，本专利技术还提供了一种降低电压差的EEPROM的操作方法，该EEPROM包含有一半导体基板，其上设有至少一N型晶体管结构，该N型晶体管结构具有一第一导电闸极以及至少两个第一离子掺杂区，该至少两个第一离子掺杂区位于该半导体基板内且位于该第一导电闸极的两侧，以分别作为源极和汲极，且该第一导电闸极与该源极和汲极交界处的该第一离子掺杂区内进一步植入同型离子，以增加离子浓度，该操作方法包括以下步骤：于该第一导电闸极、源极、汲极及半导体基板分别施加一闸极电压Vg、源极电压Vs、汲极电压Vd及基板电压Vsub，并满足下列条件：于写入时，满足Vsub＝接地，Vs＝Vd＝0或大于0V，且Vg＝高压(HV)，或满足Vsub＝接地，Vs＝Vd＝高压，且Vg大于2V；以及于擦除时，满足Vsub＝接地，Vs＝Vd＝高压，且Vg＝0或浮接或小于2V。在本专利技术的一实施例中，该EEPROM还包含有一电容结构，该电容结构位于该半导体基板表面且与该至少一N型晶体管结构相隔离，该电容结构包括一位于该半导体基板内的第二离子掺杂区，以及一电性连接该第一导电闸极的第二导电闸极，该第二导电闸极作为单浮接闸极，此时该单浮接闸极施加该闸极电压Vg。为达到上述目的，本专利技术还提供了一种降低电压差的EEPROM的操作方法，该EEPROM包含有一半导体基板，其上设有至少一P型晶体管结构，该P型晶体管结构具有一第一导电闸极以及至少两个第一离子掺杂区，该至少两个第一离子掺杂区位于该半导体基板内且位于该第一导电闸极的两
侧，以分别作为源极和汲极，且该第一导电闸极与该源极和汲极交界处的该第一离子掺杂区内进一步植入同型离子，以增加离子浓度，该操作方法包括以下步骤：于该第一导电闸极、源极、汲极及半导体基板分别施加一闸极电压Vg、源极电压Vs、汲极电压Vd及基板电压Vsub，并满足下列条件：于写入时，满足Vsub＝高压，Vs＝Vd＝高压或小于高压，且Vg＝0，或满足Vsub＝高压，Vs＝Vd＝0，且Vg＝小于高压2V以上；以及于擦除时，满足Vsub＝高压，Vs＝Vd＝0，且Vg＝浮接或小于高压2V以内。在本专利技术的一实施例中，该EEPROM进一步包含有一电容结构，该电容结构位于该半导体基板表面且与该至少一P型晶体管结构相隔离，该电容结构包括有一位于该半导体基板内的第二离子掺杂区，以及一电性连接该第一导电闸极的第二导电闸极本文档来自技高网...

【技术保护点】
一种降低电压差的EEPROM，其特征在于，包括：一半导体基板；以及至少一晶体管结构，形成于该半导体基板上，该晶体管结构包括一位于该半导体基板表面的第一介电层，一设于该第一介电层上的第一导电闸极，以及至少两个第一离子掺杂区，该至少两个第一离子掺杂区位于该半导体基板内且位于该第一导电闸极的两侧，以分别作为源极和汲极；其中，利用离子植入方式于该第一导电闸极与该源极和汲极交界处的该半导体基板内或该第一离子掺杂区内再植入同型离子，以增加离子浓度并降低写入及擦除的电压差。

【技术特征摘要】
1.一种降低电压差的EEPROM，其特征在于，包括：一半导体基板；以及至少一晶体管结构，形成于该半导体基板上，该晶体管结构包括一位于该半导体基板表面的第一介电层，一设于该第一介电层上的第一导电闸极，以及至少两个第一离子掺杂区，该至少两个第一离子掺杂区位于该半导体基板内且位于该第一导电闸极的两侧，以分别作为源极和汲极；其中，利用离子植入方式于该第一导电闸极与该源极和汲极交界处的该半导体基板内或该第一离子掺杂区内再植入同型离子，以增加离子浓度并降低写入及擦除的电压差。2.根据权利要求1所述的EEPROM，其特征在于，还包括一电容结构，该电容结构位于该半导体基板表面且与该至少一晶体管相隔离，该电容结构包括：一位于该半导体基板内的第二离子掺杂区；一位于该第二离子掺杂区表面的第二介电层；以及一迭设于该第二介电层上的第二导电闸极，且该第二导电闸极电性连接该第一导电闸极，以作为单浮接闸极。3.根据权利要求1或2所述的EEPROM，其特征在于，通过植入该同型离子增加该半导体基板内或该第一离子掺杂区内的离子浓度至原有浓度的1至10倍。4.根据权利要求1所述的EEPROM，其特征在于，该晶体管结构为N型晶体管时，该第一离子掺杂区为N型掺杂区，且该半导体基板为P型半导体基板或具有P型井的半导体基板；以及该晶体管结构为P型晶体管时，该
\t第一离子掺杂区为P型掺杂区，且该半导体基板为N型半导体基板或具有N型井的半导体基板。5.根据权利要求2所述的EEPROM，其特征在于，该晶体管结构为N型晶体管时，该第一离子掺杂区及该第二离子掺杂区为N型掺杂区，且该半导体基板为P型半导体基板或具有P型井的半导体基板；以及该晶体管结构为P型晶体管时，该第一离子掺杂区及该第二离子掺杂区为P型掺杂区，且该半导体基板为N型半导体基板或具有N型井的半导体基板。6.根据权利要求1或2所述的EEPROM，其特征在于，该晶体管结构中的该第一介电层与该第二导电闸极的两个侧壁还设有间隔物。7.根据权利要求6所述的EEPROM，其特征在于，于该第一导电闸极与该源极和汲极交界处的该第一离子掺杂区内再植入同型离子，并于该间隔物形成前先进行该离子植入，以增加该第一离子掺杂区的浓度。8.根据权利要求1所述的EEPROM，其特征在于，该第一导电闸极由下而上还依序包括一浮接闸极、一控制介电层以及一控制闸极，该浮接闸极、该控制介电层以及该控制闸极分别迭设于该第一介电层上。9.根据权利要求1所述的EEPROM，其特征在于，该第一离子掺杂区内再植入同型离子而增加其离子浓度的目的为施加电压差于该晶体管结构与该第一导电闸极，以进行写入或擦除。10.根据权利要求2所述的EEPROM，其特征在于，该第一离子掺杂区内再植入同型离子而增加其离子浓度的目的为施加电压差于该晶体管结构与该单浮接闸极，以进行写入或擦除。11.根据权利要求1所述的EEPROM，其特征在于，该半导体基板内再植入同型离子而增加其离子浓度的目的为施加电压差于该半导体基板与该第一导电闸极，以进行写入或擦除。12.根据权利要求2所述的EEPROM，其特征在于，该半导体基板内再植入同型离子而增加其离子浓度的目的为施加电压差于该半导体基板与该单浮接闸极，以进行写入或擦除。13.根据权利要求1或2所述的EEPROM，其特征在于，该晶体管结构为金属氧化半场效晶体管。14.根据权利要求1或2所述的EEPROM，其特征在于，该第一掺杂区还包含一轻掺杂汲极。15.一种降低电压差的EEPROM的操作方法，该EEPROM包含有一半导体基板，其上设有至少一N型晶体管结构，该N型晶体管结构具有一第一导电闸极以及至少两个第一离子掺杂区，该至少两个第一离子掺杂区位于该半导体基板内且位于该第一导电闸极的两侧，以分别作为源极和汲极，且该第一导电闸极与该源极和汲极交界处的该第一离子掺杂区内进一步植入同型离子，以增加离子浓度，其特征在于，该操作方法包括以下步骤：于该第一导电闸极、源极、汲极及该半导体基板分别施加一闸极电压Vg、源极电压Vs、汲极电压Vd及基板电压Vsub，并满足下列条件：于写入时，满足Vsub＝接地，Vs＝Vd＝0或大于0V，且Vg＝高压，或满足Vsub...

【专利技术属性】
技术研发人员：林信章，黄文谦，范雅婷，戴家豪，叶东育，
申请(专利权)人：亿而得微电子股份有限公司，
类型：发明
国别省市：中国台湾;71