一种CPU总线转智能卡总线的通信电路模块制造技术

本发明专利技术涉及一种CPU总线转智能卡总线的通信电路模块，核心控制单元与CPU总线进行写命令、读状态、写数据、读数据；存储单元与CPU总线进行数据或命令的传输、存储；分频单元分别为核心控制单元与智能卡提供不同的时钟；发送处理单元将存储单元中的数据进行转换与发送；接收处理单元接收与转换数据并存储于存储单元，根据数据的对错切换状态机的状态；插入检测单元用于检测是否有智能卡插入，电源控制单元为插入的智能卡提供电源。本发明专利技术能够稳定且高效的进行工作，能够满足智能卡绝大多数的功能需要；使用VHDL语言进行设计，能够方便的增加相关控制命令，调整数据空间长度，修改相应的状态编码等，而且操作简单快捷。

【技术实现步骤摘要】

本专利技术涉及一种FPGA的通信接口电路，更具体地说，涉及一种CPU总线转智能卡总线的通信电路模块。
技术介绍
随着通信技术的发展，越来越多的通信设备需要进行通信鉴权和加密，而智能卡成了通信上的便利而又安全可靠地通信设备载体，所以在设备中利用智能卡进行身份识别与数据加密实在是一种明智的选择。但是现有的解决方案存在以下问题：1、使用外置芯片智能卡转接芯片，但是价格较高、灵活性较差，并且需要熟悉很多操作指令；2、使用CPU内置的智能卡通信外设，但是不是用户需要的所有CPU都能提供类似的接口；3、使用商用化的IP核，价格昂贵并且配置复杂，有时甚至超过产品的价格。
技术实现思路
本专利技术的目的在于克服现有技术的不足，提供一种灵活性高，性能稳定，高度可配置的CPU总线转智能卡总线的通信电路模块。本专利技术的技术方案如下：一种CPU总线转智能卡总线的通信电路模块，包括核心控制单元、存储单元、分频单元、电源控制单元、插入检测单元、发送处理单元和接收处理单元；核心控制单元与CPU总线进行写命令、读状态、写数据、读数据；存储单元与CPU总线进行数据或命令的传输、存储；分频单元分别为核心控制单元与智能卡本文档来自技高网...

【技术保护点】
一种CPU总线转智能卡总线的通信电路模块，其特征在于，包括核心控制单元、存储单元、分频单元、电源控制单元、插入检测单元、发送处理单元和接收处理单元；核心控制单元与CPU总线进行写命令、读状态、写数据、读数据；存储单元与CPU总线进行数据或命令的传输、存储；分频单元分别为核心控制单元与智能卡提供不同的时钟；发送处理单元将存储单元中的数据进行转换与发送；接收处理单元接收与转换数据并存储于存储单元，根据数据的对错切换状态机的状态；插入检测单元用于检测是否有智能卡插入，电源控制单元为插入的智能卡提供电源。

【技术特征摘要】
1.一种CPU总线转智能卡总线的通信电路模块，其特征在于，包括核心控制单元、存储单元、分频单元、电源控制单元、插入检测单元、发送处理单元和接收处理单元；核心控制单元与CPU总线进行写命令、读状态、写数据、读数据；存储单元与CPU总线进行数据或命令的传输、存储；分频单元分别为核心控制单元与智能卡提供不同的时钟；发送处理单元将存储单元中的数据进行转换与发送；接收处理单元接收与转换数据并存储于存储单元，根据数据的对错切换状态机的状态；插入检测单元用于检测是否有智能卡插入，电源控制单元为插入的智能卡提供电源。2.根据权利要求1所述的CPU总线转智能卡总线的通信电路模块，其特征在于，核心控制单元包括控制中心和命令解析控制单元，用于判断CPU写数据或命令，处理数据或命令的方式，标示智能卡实时的工作状态，标示核心控制单元实时的工作状态。3.根据权利要求2所述的CPU总线转智能卡总线的通信电路模块，其特征在于，命令解析控制单元使用四种类型的地址：写命令地址、读状态地址、写数据地址、读数据地址。4.根据权利要求1所述的CPU总线转智能卡总线的通信电路模块，其特征在于，存储模块单元包括两部分，一部分是存储从CPU传输到智能卡的数据，另一部分是存储从智能卡向CPU传送的数据。5.根据权利要求1所述的CPU总线转智能卡总线的通信电路模块，其特征在于，分频单元发生多种时钟，包括针对CPU端与核心控制单元的高速时钟、针对智能卡的可配置时钟；CPU端利用高速时钟，将数据存放在存储单元上；核心控制单元利用高速时钟，解析...

【专利技术属性】
技术研发人员：庞建，闫敏，
申请(专利权)人：厦门九华通信设备厂，
类型：发明
国别省市：福建;35