一种CPU总线转智能卡总线的通信电路模块制造技术

本发明专利技术涉及一种CPU总线转智能卡总线的通信电路模块，核心控制单元与CPU总线进行写命令、读状态、写数据、读数据；存储单元与CPU总线进行数据或命令的传输、存储；分频单元分别为核心控制单元与智能卡提供不同的时钟；发送处理单元将存储单元中的数据进行转换与发送；接收处理单元接收与转换数据并存储于存储单元，根据数据的对错切换状态机的状态；插入检测单元用于检测是否有智能卡插入，电源控制单元为插入的智能卡提供电源。本发明专利技术能够稳定且高效的进行工作，能够满足智能卡绝大多数的功能需要；使用VHDL语言进行设计，能够方便的增加相关控制命令，调整数据空间长度，修改相应的状态编码等，而且操作简单快捷。

【技术实现步骤摘要】

本专利技术涉及一种FPGA的通信接口电路，更具体地说，涉及一种CPU总线转智能卡总线的通信电路模块。
技术介绍
随着通信技术的发展，越来越多的通信设备需要进行通信鉴权和加密，而智能卡成了通信上的便利而又安全可靠地通信设备载体，所以在设备中利用智能卡进行身份识别与数据加密实在是一种明智的选择。但是现有的解决方案存在以下问题：1、使用外置芯片智能卡转接芯片，但是价格较高、灵活性较差，并且需要熟悉很多操作指令；2、使用CPU内置的智能卡通信外设，但是不是用户需要的所有CPU都能提供类似的接口；3、使用商用化的IP核，价格昂贵并且配置复杂，有时甚至超过产品的价格。
技术实现思路
本专利技术的目的在于克服现有技术的不足，提供一种灵活性高，性能稳定，高度可配置的CPU总线转智能卡总线的通信电路模块。本专利技术的技术方案如下：一种CPU总线转智能卡总线的通信电路模块，包括核心控制单元、存储单元、分频单元、电源控制单元、插入检测单元、发送处理单元和接收处理单元；核心控制单元与CPU总线进行写命令、读状态、写数据、读数据；存储单元与CPU总线进行数据或命令的传输、存储；分频单元分别为核心控制单元与智能卡提供不同的时钟；发送处理单元将存储单元中的数据进行转换与发送；接收处理单元接收与转换数据并存储于存储单元，根据数据的对错切换状
态机的状态；插入检测单元用于检测是否有智能卡插入，电源控制单元为插入的智能卡提供电源。作为优选，核心控制单元包括控制中心和命令解析控制单元，用于判断CPU写数据或命令，处理数据或命令的方式，标示智能卡实时的工作状态，标示核心控制单元实时的工作状态。作为优选，命令解析控制单元使用四种类型的地址：写命令地址、读状态地址、写数据地址、读数据地址。作为优选，存储模块单元包括两部分，一部分是存储从CPU传输到智能卡的数据，另一部分是存储从智能卡向CPU传送的数据。作为优选，分频单元发生多种时钟，包括针对CPU端与核心控制单元的高速时钟、针对智能卡的可配置时钟；CPU端利用高速时钟，将数据存放在存储单元上；核心控制单元利用高速时钟，解析相关命令并进行相应处理；在进行智能卡的时钟输出上使用可配置时钟频率，在智能卡数据传输上根据智能卡的时钟输出和相关分频值进行配置。作为优选，电源控制单元产生用于智能卡的A类、B类、C类的对应电压，在检测到智能卡插入后进行电压输出，并且发送一个冷复位信号；在检测到智能卡拔出后停止输出电压。作为优选，插入检测单元设有一个管脚，用于与智能卡的卡槽进行连接，用于探测智能卡座上是否有智能卡存在，当有智能卡插入或者拔出时，卡槽上的管脚电平都会发生跳变；当插入检测单元检测到电平变化后，判断分析插入或拔出，并向核心控制单元发送对应的控制信号，核心控制单元进行对应的激活或去激活操作。作为优选，发送处理单元用于处理数据帧的发送，将存储单元中的并行数据按照预设的格式转换为串行数据帧，并通过发送端口进行发送。作为优选，接收处理单元用于处理数据帧的接收，监视接收端信号，如果出现有效开始位，即进行数据接收，并将接收到的异步串行数据帧转换为并行数据，存入存储模块中；同时检查数据帧是否正确，如果不正确，则设置对应的状态编码，并切换状态机的状态。作为优选，通过VHDL语言在FPGA上进行设计实现。本专利技术的有益效果如下：本专利技术所述的CPU总线转智能卡总线的通信电路模块，能够稳定且高效的进行工作，能够满足智能卡绝大多数的功能需要，包括智能卡上常用的命令和常用的协议等，可以在SIM，公交，电话等需要用到ISO7816接口的任意模块和电路上进行使用；使用VHDL语言进行设计，能够方便的增加相关控制命令，调整数据空间长度，修改相应的状态编码等，而且操作简单快捷。附图说明图1是本专利技术的内部电路逻辑结构图；图2是本专利技术的控制流程图；图3是本专利技术的实施时的外部电路连接图。具体实施方式以下结合附图及实施例对本专利技术进行进一步的详细说明。本专利技术为了解决现有技术存在的价格较高、灵活性较差、配置复杂等不足，提供一种CPU总线转智能卡总线的通信电路模块，通过VHDL语言在FPGA上进行设计实现，能够完成插入检测、激活与去激活、控制命令和数据传输等多种复杂性通信要求，如图1所示，包括核心控制单元、存储单元、分频单元、电源控制单元、插入检测单元、发送处理单元和接收处理单元；核心控制单元与CPU总线进行写命令、读状态、写数据、读数据；存储单元与CPU总线进行数据或命令的传输、存储；分频单元分别为核心控制单元与智能卡提供不同的时钟；发送处理单元将存储单元中的数据进行转换与发送；接收处理单元接收与转换数据并存储于存储单元，根据数据的对错切换状态机的状态；插入检测单元用于检测是否有智能卡插入，电源控制单元为插入的智能卡提供电源。核心控制单元是系统的核心，用于判断CPU写数据或命令，处理数据或命令的方式，标示智能卡实时的工作状态，标示核心控制单元实时的工作状态。核心控制单元包括整个系统控制中心和命令解析控制单元。命令解析控制单元总共使用了四种类型的地址：写命令地址是0x01，读状态地址是0x80，写数据地址是0x02～0x7F，读数据地址是0x81～0xFE，并且预
留四根地址线方便后期数据空间扩展。CPU写数据或者命令到数据总线上，然后核心控制单元内部逻辑根据地址不同区别是命令还是数据，然后放置在存储单元上还是直接进行解析，并进行内部逻辑的状态切换；在状态机切换的过程中，会在状态地址上及时标示当前的工作状态，便于CPU随时读取，并发送相应控制命令，状态地址上提供智能卡的工作状态和核心控制单元的工作状态等多种工作状态编码，智能卡的工作状态主要包括：空卡、激活失败、复位应答(ATR)回复异常、初始化正常等状态；核心控制单元的工作状态主要包括：接收CPU数据完成、等待接收智能卡数据，等待CPU读取等状态。存储模块单元分为两部分，一部分用于存储从CPU端传输信号到智能卡模块的数据，一部分用于存储智能卡向CPU传送的数据；其中，连接CPU写端口的数据是利用异步总线进行控制传输的，而连接CPU读端口处是使用高速时钟进行控制传输的。分频单元是系统的主要时钟分配单元模块，一方面需要兼顾CPU上的高速设备，一方面又需要考虑智能卡的低速率半双工的通信，因此分频单元发生多种时钟，包括针对CPU端与核心控制单元的高速时钟、针对智能卡的可配置时钟；即分频单元设有使用了多种时钟进行匹配：一种是针对CPU端的高速时钟，将数据存放在存储单元模块上，核心控制单元也利用这个高速时钟，用于解析相关命令并进行相应处理；在进行智能卡的时钟输出上使用1～4MHz的可配置时钟频率，在智能卡数据传输上根据智能卡的时钟输出和相关分频值进行配置。电源控制单元产生智能卡需要的A类(5V)、B类(3.3V)、C类(1.8V)的对应电压，并在检测到智能卡插入后进行电压输出，并且发送一个冷复位信号；在检测到智能卡拔出后及时停止输出电压。插入检测单元设有一个管脚，连接到智能卡的卡槽上，探测智能卡座上是否有智能卡存在，当有智能卡插入或者拔出时，卡槽上的管脚电平都会发生跳变，插入检测单元检测到电平变化之后，会进行判断分析是插入还是拔出，并向核心控制单元发送对应的控制信号，核心控制单元进行对应的激本文档来自技高网...

【技术保护点】
一种CPU总线转智能卡总线的通信电路模块，其特征在于，包括核心控制单元、存储单元、分频单元、电源控制单元、插入检测单元、发送处理单元和接收处理单元；核心控制单元与CPU总线进行写命令、读状态、写数据、读数据；存储单元与CPU总线进行数据或命令的传输、存储；分频单元分别为核心控制单元与智能卡提供不同的时钟；发送处理单元将存储单元中的数据进行转换与发送；接收处理单元接收与转换数据并存储于存储单元，根据数据的对错切换状态机的状态；插入检测单元用于检测是否有智能卡插入，电源控制单元为插入的智能卡提供电源。

【技术特征摘要】
1.一种CPU总线转智能卡总线的通信电路模块，其特征在于，包括核心控制单元、存储单元、分频单元、电源控制单元、插入检测单元、发送处理单元和接收处理单元；核心控制单元与CPU总线进行写命令、读状态、写数据、读数据；存储单元与CPU总线进行数据或命令的传输、存储；分频单元分别为核心控制单元与智能卡提供不同的时钟；发送处理单元将存储单元中的数据进行转换与发送；接收处理单元接收与转换数据并存储于存储单元，根据数据的对错切换状态机的状态；插入检测单元用于检测是否有智能卡插入，电源控制单元为插入的智能卡提供电源。2.根据权利要求1所述的CPU总线转智能卡总线的通信电路模块，其特征在于，核心控制单元包括控制中心和命令解析控制单元，用于判断CPU写数据或命令，处理数据或命令的方式，标示智能卡实时的工作状态，标示核心控制单元实时的工作状态。3.根据权利要求2所述的CPU总线转智能卡总线的通信电路模块，其特征在于，命令解析控制单元使用四种类型的地址：写命令地址、读状态地址、写数据地址、读数据地址。4.根据权利要求1所述的CPU总线转智能卡总线的通信电路模块，其特征在于，存储模块单元包括两部分，一部分是存储从CPU传输到智能卡的数据，另一部分是存储从智能卡向CPU传送的数据。5.根据权利要求1所述的CPU总线转智能卡总线的通信电路模块，其特征在于，分频单元发生多种时钟，包括针对CPU端与核心控制单元的高速时钟、针对智能卡的可配置时钟；CPU端利用高速时钟，将数据存放在存储单元上；核心控制单元利用高速时钟，解析...

【专利技术属性】
技术研发人员：庞建，闫敏，
申请(专利权)人：厦门九华通信设备厂，
类型：发明
国别省市：福建;35