本发明专利技术涉及有源滤波产品内部的串口加载FPGA配置文件的电路，提供一种串口加载FPGA配置文件的电路。包括单片机电路和FPGA电路；所述单片机电路与FPGA电路电连接；单片机电路包括5个电阻分别为R1、R7、R8、R9、R10;一个二位拨码开关U4、一个W25X16芯片U3和一个STM32F103RCT6芯片U1；所述FPGA电路包括一个FPGA芯片U2部分引脚，一个四位拨码开关U5和13个电阻R2、R3、R4、R5、R6、R11、R12、R13、R14、R15、R16、R17、R18。该电路烧写方法灵活，方便后期产品的维护和升级。
【技术实现步骤摘要】
本专利技术涉及有源滤波产品内部的串口加载FPGA配置文件的电路。
技术介绍
加载FPGA配置文件的电路是有源滤波产品中必不可少的一部分，它关系到有源滤波产品能否正常运行。目前常用的加载FPGA配置文件的方法是通过FPGA的AS接口或者JTAG接口来配置FPGA，如图1所示，它利用USB Blaster烧写器将配置文件从计算机中烧写到外部FLASH中，FPGA从外部FLASH中加载配置文件到FPGA内部RAM中，过程中还需要与FPGA专用配置芯片，成本比较高。而且，目前该产品所在的环境比较严格，更新FPGA程序的方法对产品来说愈发重要，由于常用的烧写方法需要USB Blaster烧写器，这就决定无法轻易地扩展烧写方法，需要一种扩展性更多的FPGA配置文件的电路，其烧写方法灵活。
技术实现思路
1、所要解决的技术问题：本专利技术的目的是提供一种串口加载FPGA配置文件的电路，该电路烧写方法灵活，方便后期产品的维护和升级。2、技术方案：本专利技术采用以下的技术方案：一种串口加载FPGA配置文件的电路，所述电路与计算机连接，所述电路包括单片机电路和FPGA电路；所述单片机电路与FPGA电路连接，所述单片机通过串口线与电脑连接。本专利技术中用串口线代替传统的USB Blaster烧写器直接与计算机的USB接口相连，不存在更新的困难，而且利用串口线的形式还可以连接蓝牙或者其他远程通讯。其中，所述单片机电路包括5个电阻分别为R1、R7、R8、R9、R10;一个二位拨码开关U4、一个W25X16芯片U3和一个STM32F103RCT6芯片U1；STM32F103RCT6芯片U1的60号引脚接拨码开关U4的1号脚，STM32F103RCT6芯片U1的28号引脚接拨码开关U4的2号脚；电阻R7的一端接3.3V，电阻R7的另一端接拨码开关U4的2号角；电阻R8的一端接3.3V，电阻R8的另一端接拨码开关U4的1号角；电阻R9的一端接拨码开关U4的4号角，电阻R9的另一端接地；电阻R10的一端接拨码开关U4的3号角，电阻R10的另一端接地；W25X16芯片U3的1号脚接STM32F103RCT6芯片U1的16号脚；W25X16芯片U3的2号脚接STM32F103RCT6芯片U1的22号脚；W25X16芯片U3的3号脚接电源3.3V；W25X16芯片U3的4号脚接地；W25X16芯片U3的5号脚接STM32F103RCT6芯片U1的23号脚；W25X16芯片U3的6号脚接STM32F103RCT6芯片U1的21号脚；W25X16芯片U3的7号脚接电源3.3V；W25X16芯片U3的8号角接电源3.3V；电阻R1的一端接W25X16芯片U3的1号脚，另一端接电源3.3V。所述FPGA电路包括一个FPGA芯片U2部分引脚，一个四位拨码开关U5和13个电阻R2、R3、R4、R5、R6、R11、R12、R13、R14、R15、R16、R17、R18；FPGA芯片U2的M17引脚接拨码开关U5的1号脚；FPGA芯片U2的L18引脚接拨码开关U5的2号脚；FPGA芯片U2的L17引脚接拨码开关U5的3号脚；FPGA芯片U2的K20引脚接拨码开关U5的4号脚；FPGA芯片U2的K1脚接STM32F103RCT6芯片U1的10号脚；电阻R2的一端接FPGA芯片U2的L3脚，另一端接地；电阻R3一端接FPGA芯片U2的K2脚，另一端接STM32F103RCT6芯片U1的9号脚；电阻R4的一端接FPGA芯片U2的M18脚和STM32F103RCT6芯片U1的17号脚，另一端接电源3.3V；电阻R5的一端接FPGA芯片U2的K5脚和STM32F103RCT6芯片U1的8号脚，另一端接电源3.3V；电阻R6的一端接FPGA芯片U2的K6脚和STM32F103RCT6芯片U1的20号脚，另一端接电源3.3V。3、有益效果：上述串口加载FPGA配置文件的电路，优点是不依赖于FPGA烧写器，只需串口线就可以配置FPGA，为产品后期的维护和升级提供了便利，还可降低硬件成本，省去FPGA专用配置芯片的成本，而专用配置芯片容量小、价格贵。附图说明图1是现有技术USB Blaster烧写器配置的FPGA的电路示意图；图2是本专利技术一种串口加载FPGA配置文件的电路结构示意图。具体实施方式如图2所示，本专利技术公开一种串口加载FPGA配置文件的电路，包括单片机电路Ⅰ和FPGA电路Ⅱ。电路包括1片单片机芯片，1片FPGA芯片，1片FLASH芯片，18个贴片电阻。单片机芯片U1为STM32F103RCT6，flash芯片U3为W25X16，U4为二位拨码开关，U5为四位拨码开关，电阻R7和R8为510Ω，电阻R1、R9和R10为10KΩ。单片机电路包括一个二位拨码开关、一个W25X16芯片和一个STM32F103RCT6芯片，5个电阻R1、R7、R8、R9、R10；芯片U1的60号引脚接拨码开关U4的1号脚，芯片U1的28号引脚接拨码开关U4的2号脚；电阻R7的一端接3.3V，电阻R7的另一端接拨码开关U4的2号角；电阻R8的一端接3.3V，电阻R8的另一端接拨码开关U4的1号角；电阻R9的一端接拨码开关U4的4号角，电阻R9的另一端接地；电阻R10的一端接拨码开关U4的3号角，电阻R10的另一端接地；芯片U3的1号脚接芯片U1的16号脚；芯片U3的2号脚接芯片U1的22号脚；芯片U3的3号脚接电源3.3V；芯片U3的4号脚接地；芯片U3的5号脚接芯片U1的23号脚；芯片U3的6号脚接芯片U1的21号脚；芯片U3的7号脚接电源3.3V；芯片U3的8号角接电源3.3V；电阻R1的一端接芯片U3的1号脚，另一端接电源3.3V。FPGA电路包括FPGA芯片部分引脚、1个四位拨码开关、13个电阻R2、R3、R4、R5、R6、R11、R12、R13、R14、R15、R16、R17、R18；芯片U2的M17引脚接拨码开关U5的1号脚；芯片U2的L18引脚接拨码开关U5的2号脚；芯片U2的L17引脚接拨码开关U5的3号脚；芯片U2的K20引脚接拨码开关U5的4号脚；芯片U2的K1脚接芯片U1的10号脚；电阻R2的一端接芯片U2的L3脚，另一端接地；电阻R3一端接芯片U2的K2脚，另一端接芯片U1的9号脚；电阻R4的一端接芯片U2的M18脚和芯片U1的17号脚，另一端接电源3.3V；电阻R5的一端接芯片U2的K5脚和芯片U1的8号脚，另一端接电源3.3V；电阻R6的一端接芯片U2的K6脚和芯片U1的20号脚，另一端接电源3.3V。综上所述，本专利技术将以往常用的USB Blaster烧写器配置FPGA的电路改为串口配置FPGA的电路，降低了成本，使产品后期的维护和升级更加方便。本文档来自技高网...
【技术保护点】
一种串口加载FPGA配置文件的电路，所述电路与计算机相连接，其特征在于：包括单片机电路和FPGA电路；所述单片机电路与FPGA电路电连接，所述单片机通过串口线与计算机相连接。
【技术特征摘要】
1.一种串口加载FPGA配置文件的电路，所述电路与计算机相连接，其特征在于：包括单片机电路和FPGA电路；所述单片机电路与FPGA电路电连接，所述单片机通过串口线与计算机相连接。2.根据权利要求1所述的一种串口加载FPGA配置文件的电路，其特征在于：所述单片机电路包括5个电阻分别为R1、R7、R8、R9、R10;一个二位拨码开关U4、一个W25X16芯片U3和一个STM32F103RCT6芯片U1；STM32F103RCT6芯片U1的60号引脚接拨码开关U4的1号脚，STM32F103RCT6芯片U1的28号引脚接拨码开关U4的2号脚；电阻R7的一端接3.3V，电阻R7的另一端接拨码开关U4的2号角；电阻R8的一端接3.3V，电阻R8的另一端接拨码开关U4的1号角；电阻R9的一端接拨码开关U4的4号角，电阻R9的另一端接地；电阻R10的一端接拨码开关U4的3号角，电阻R10的另一端接地；W25X16芯片U3的1号脚接STM32F103RCT6芯片U1的16号脚；W25X16芯片U3的2号脚接STM32F103RCT6芯片U1的22号脚；W25X16芯片U3的3号脚接电源3.3V；W25X16芯片U3的4号脚接地；W25X16芯片U3的5号脚接STM32F103RCT6芯片U1的23号脚；W25X16芯片U3的6号脚接STM32F103RCT6芯片U...
【专利技术属性】
技术研发人员：马俊，刘明，张明，仇志凌，葛文海，
申请(专利权)人：南京亚派科技股份有限公司，
类型：发明
国别省市：江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。